特許
J-GLOBAL ID：200903065383515181
薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置用アレイ基板
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-237061
公開番号（公開出願番号）：特開平11-087716
出願日： 1997年09月02日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】 ポリシリコンTFTにおいて、半導体層のLDD長のばらつきによる特性のばらつきを防止し、液晶表示装置の表示品位向上を図る。大表示画面の液晶表示装置の配線抵抗値の増大による表示むらを防止し、表示品位向上を図る。【解決手段】 第3の導電膜43を異方形成し、第1及び第2の導電層27a、27bの側面を覆う様に残される第3の導電層27cをマスクにLDD領域24b、24cのLDD長を規定する。走査線(図示せず)及びこれと一体的に形成されるゲート配線層27を、アルミニウム(Al)からなる第1の導電層27aをチタン(Ti)からなる第2の導電層27b及びタングステン(W)からなる第3の導電層27cにて構成する。
請求項（抜粋）：
絶縁性基板と、この絶縁性基板上に形成されるポリシリコンからなり、チャネル領域及びこのチャネル領域を挟み前記ポリシリコンを低抵抗化してなるソース・ドレイン領域並びに前記チャネル領域の両側にて前記チャネル領域と前記ソース・ドレイン領域との間に介在される低不純物濃度領域からなる半導体層と、ゲート絶縁膜を介し前記チャネル領域上に形成されアルミニウム(Al)を主成分とする第1の導電層及び、この第1の導電層に積層される第2の導電層並びに、前記低不純物濃度領域上に形成され、前記第1及び第2の導電層の側面を被覆する第3の導電層からなるゲート配線層と、このゲート配線層上方にて前記絶縁性基板を被覆する層間絶縁膜層と、前記ゲート絶縁膜層及び前記層間絶縁膜層に形成される開口部を介し前記ソース・ドレイン領域に接続されるソース・ドレイン配線層とを具備する事を特徴とする薄膜トランジスタ装置。
IPC (3件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
H01L 29/78 616 A
, G02F 1/136 500
, H01L 29/78 612 D
, H01L 29/78 612 C
, H01L 29/78 616 M
, H01L 29/78 616 V
, H01L 29/78 617 M
