特許
J-GLOBAL ID:200903065385403119
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平5-002251
公開番号(公開出願番号):特開平6-208939
出願日: 1993年01月11日
公開日(公表日): 1994年07月26日
要約:
【要約】【目的】 現状のプロセスを用いて大チップ化により大規模集積回路を実現することができ、技術の急激な困難化と投資の急激な増大を回避した低コストで製造し得る半導体記憶装置を提供すること。【構成】 記憶容量の増大をはかるための半導体記憶装置の構造において、チップを構成する基板1上の一部に、機械的ストレスを緩和するアモルファスシリコン層2を設け、さらにこのアモルファスシリコン層2上に単結晶シリコン層3を設け、この単結晶シリコン層3に所望の素子を形成することにより、デザイン・ルールを急激には減少させず、前世代以前と同様のデバイス構造を用い、その代わり大きくなったチップの機械的ストレスをアモルファスシリコン層2により抑制することを特徴としている。
請求項(抜粋):
所望の素子を形成したチップの一部が、機械的ストレスを緩和するストレス緩和部材で形成されてなることを特徴とする半導体装置。
IPC (4件):
H01L 21/02
, H01L 21/28 301
, H01L 23/12
, H01L 27/10 301
引用特許:
審査官引用 (16件)
-
特開平3-177026
-
特開平4-291934
-
特開平4-115232
-
特開平3-171628
-
特開昭63-227044
-
特開平4-030449
-
特開昭57-167622
-
特開昭53-055991
-
特開平4-291934
-
特開平4-115232
-
特開平4-030449
-
特開昭57-167622
-
特開昭53-055991
-
特開平3-177026
-
特開平3-171628
-
特開昭63-227044
全件表示
前のページに戻る