特許

J-GLOBAL ID：200903065426827549

フィールドプログラマブルゲートアレイおよびその使用方法

発明者： ワイ-ボー ルーン
出願人/特許権者： エイ・ティ・アンド・ティ・コーポレーション
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平7-326273
公開番号（公開出願番号）：特開平8-237110
出願日： 1995年11月22日
公開日（公表日）： 1996年09月13日
要約：

【要約】【課題】 FPGAチップあるいはFPGAチップに接続されている他の回路素子の破壊につながり得るミスマッチを検出して防止する目的で、特定のビットストリームの宛先のFPGAチップを確認するメカニズムを実現する。【解決手段】 FPGAは、プログラマブル機能ユニット(PFU)と関連するルーティングリソースとを有するプログラマブルロジックセル(PLC)アレイと、複数個のプログラマブル入出力セル(PIC)と、複数個のプログラマブルメモリセルと、コンフィグレーションロジックと、受信したビットストリームがそのFPGA宛のものであるか否かを確認する確認ユニットとを有する。ビットストリームは、ターゲットFPGAに対する識別コードを含む識別フレームを有する。メモリコントローラ内の確認回路が、その識別コードに基づいて、ビットストリームがそのFPGA宛のものであるか否かを確認する。

請求項（抜粋）：

フィールドプログラマブルゲートアレイ(FPGA)において、当該FPGAが、少なくとも1つのプログラマブル機能ユニット(PFU)および関連するルーティングリソースを有するプログラマブルロジックセル(PLC)アレイと、複数個のプログラマブル入出力セル(PIC)と、複数個のプログラマブルメモリセルと、コンフィグレーションロジックと、当該FPGAによって受信されたビットストリームが当該FPGA宛のものであるか否かを確認する確認ユニットとからなることを特徴とするフィールドプログラマブルゲートアレイ。

IPC (2件)：

H03K 19/177 ,  H01L 21/82

FI (2件)：

H03K 19/177 ,  H01L 21/82 A