特許

J-GLOBAL ID：200903065438635831

信号入力回路

発明者： 川原 広義
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-303087
公開番号（公開出願番号）：特開平6-132795
出願日： 1992年10月14日
公開日（公表日）： 1994年05月13日
要約：

【要約】【目的】 高レベル基準電圧Vref1と低レベル基準電圧Vref2の差であるヒステリシス幅VHIS が絶対温度Tに依存しない信号入力回路101を得ることを目的とする。【構成】 上記基準電圧を発生する直列接続の複数の回路素子として、上記ヒステリシス幅VHIS に対して正の温度特性を持つ第6,第7,第8の抵抗19,22,24と、上記ヒステリシス幅に対して負の温度特性を持つ第1,2のダイオード23,25を用い、上記第2のダイオード25及び第8の抵抗24に並列にトランジスタ21を接続して、入力信号のレベルに応じてバイアス電流I3 のバイパス経路を形成するようにした。

請求項（抜粋）：

基準電圧を発生し、かつ該基準電圧のレベルをレベル切換信号により高レベル及び低レベル間で切り換え可能に構成した基準電圧回路と、上記基準電圧と入力信号とのレベル比較を行い、入力信号に応じた信号を出力すると同時に上記レベル切換信号を発生する入力信号処理回路と、上記各回路に供給されるバイアス電流を一定の値に保持する電流保持回路とを備え、入力信号がレベル反転する度にその反転後のレベルと自己のスレッショルド電圧のレベルとの差が増大するよう、該スレッショルド電圧のレベル切換えが行われる信号入力回路において、上記基準電圧回路は、上記高レベルと低レベルとの差である基準電圧のヒステリシス幅に対して正の温度特性を持つ2個以上の第1の回路素子と、上記ヒステリシス幅に対して負の温度特性を持つ2個以上の第2の回路素子とを直列に接続してなり、上記バイアス電流を受けてその所定の接続ノードに上記基準電圧を発生する直列接続体と、上記第1の回路素子の一部のもの及び第2の回路素子の一部のものに対して上記バイアス電流のバイパス経路を形成するバイパス用回路素子とを備え、上記入力信号の入力レベルに応じて上記バイパス用回路素子の導通,非導通を行うよう構成したものであることを特徴とする信号入力回路。