特許

J-GLOBAL ID：200903065455341809

半導体装置

発明者： 大川 和彦
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-349941
公開番号（公開出願番号）：特開平11-168180
出願日： 1997年12月04日
公開日（公表日）： 1999年06月22日
要約：

【要約】【課題】 高いESD性能を確保しながらリーク電流を低減できる半導体装置を提供すること。【解決手段】 ドレイン領域22の第2辺62の両端部に切り欠き部64-1、64-2を設ける。またソース領域20の第1辺60と第2辺62との中間部での距離をL1、第1辺60とチャネルストッパ非打ち込み領域50の端辺52-1、52-2との距離をL2とした場合に、L2≧L1となるようにする。チャネルストッパ非打ち込み領域50を設けることでESD性能を高める。また切り欠き部64-1、64-2を設け、且つL2≧L1とすることでリーク電流を低減する。ソース領域20側にも切り欠き部を設けてもよい。ドレイン領域22のコンタクト或いは金属シリサイド層を、第2辺62の両端部と中間部との境界を基準として中間部側に設ける。ラテラルバイポーラ型の保護回路にも本発明は適用できる。

請求項（抜粋）：

第1導電型の第1領域に形成されると共に電源電位が与えられ、第1辺を有する略方形状の第2導電型の第1不純物領域と、前記第1不純物領域の隣に形成されると共に配線層に接続され、前記第1辺に対向する第2辺を有する略方形状の第2導電型の第2不純物領域と、前記第2不純物領域の周辺の素子分離領域と前記第2不純物領域との境界に設けられるチャネルストッパ非打ち込み領域とを含む半導体装置であって、前記第2の不純物領域の前記第2辺の両端部に切り欠き部を設けると共に、前記第1不純物領域の前記第1辺と前記第2不純物領域の前記第2辺との、前記第2辺の中間部での距離をL1、前記第1辺と前記チャネルストッパ非打ち込み領域の前記第1辺に対向する端辺との距離をL2とした場合に、L2≧L1となるように前記チャネルストッパ非打ち込み領域を設けたことを特徴とする半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/76 ,  H01L 29/78

FI (3件)：

H01L 27/04 H ,  H01L 21/76 S ,  H01L 29/78 301 K

引用特許：

審査官引用 (3件)

• 特開平3-018063
  
• 特開平3-272181
  
• 特開平4-336463