特許

J-GLOBAL ID：200903065499245793

計算機システム

発明者： 田中 輝雄 ,  榊原 忠幸 ,  前田 浩光
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：再公表公報
出願番号（国際出願番号）：JP1996002719
公開番号（公開出願番号）：WO1998-012639
出願日： 1996年09月20日
公開日（公表日）： 1998年03月26日
要約：

【要約】1台乃至複数台のプロセッサにより主記憶が共有される計算機システムの記憶制御部に、任意のプロセッサから指示される所望のデータが格納されている主記憶の第1の領域のアドレス情報と、所望のデータを転送すべき主記憶の第2の領域のアドレス情報と、所望のデータのデータ長の情報とを保持する転送制御手段と、転送制御手段の制御により、第1の領域に格納されているデータを読み出して第2の領域に格納する転送手段とを設ける。これらの構成により、記憶制御部は、プロセッサからの指示に応じてプロセッサとは独立に第1の領域から第2の領域へのデータコピーを実行することが可能となり、プロセッサの負荷を減らすことができる。また、プロセッサバスに複数のプロセッサが接続されているような場合には、データコピーにプロセッサバスを用いなくて済むため、プロセッサバスの負荷を大幅に低減できる。

請求項（抜粋）：

少なくとも1台のプロセッサと、主記憶装置と、前記プロセッサからの前記主記憶装置に対するアクセスを制御する記憶制御部とを有する計算機システムにおいて、 前記記憶制御部は、前記プロセッサから指示される所望のデータが格納されている前記主記憶装置の第1の領域のアドレス情報と、前記所望のデータを転送すべき前記主記憶装置の第2の領域のアドレス情報と、前記所望のデータのデータ長の情報とを保持する転送制御手段と、前記転送制御手段の制御により、前記第1の領域に格納されている前記所望のデータを読み出して前記第2の領域に格納する転送手段とを有し、前記記憶制御部が、前記プロセッサからの指示に応じて、前記プロセッサとは独立に前記主記憶装置の前記第1の領域から前記第2の領域へのデータ転送を実行することを特徴とする計算機システム。

IPC (1件)：

G06F 12/02