特許

J-GLOBAL ID：200903065502514555

不揮発性記憶装置及びその製造方法

発明者： 呉 東 妍 ,  崔 定 ▲かく▼ ,  宋 在 ▲かく▼ ,  林 鍾 光 ,  安 宰 永 ,  黄 棋 鉉 ,  金 振 均 ,  金 泓 ▲せき▼
出願人/特許権者： 三星電子株式会社
代理人 (3件)： 八田 幹雄 ,  奈良 泰男 ,  宇谷 勝幸
公報種別：公開公報
出願番号（国際出願番号）：特願2006-205232
公開番号（公開出願番号）：特開2007-036260
出願日： 2006年07月27日
公開日（公表日）： 2007年02月08日
要約：

【課題】不揮発性記憶装置を提供する。【解決手段】この記憶装置は半導体基板に活性領域を限定する素子分離膜と、前記活性領域に形成されたトンネル絶縁膜と、前記活性領域の縁部上に形成された絶縁膜パターンを含む。本発明で前記絶縁膜パターンは前記浮遊ゲートの下部面縁部だけではなく前記浮遊ゲートの側壁にも接触されて浮遊ゲートの角部分が絶縁膜で囲まれることが特徴である。記入または消去動作で制御ゲート電極に電圧が印加される時、活性領域の中央部分と浮遊ゲートとの間の電界に比べて相対的に弱い電界が活性領域の縁部と浮遊ゲートの間に形成される。従って、活性領域の角と浮遊ゲートの角の間に電界の集中が抑制される。【選択図】図5

請求項（抜粋）：

半導体基板に活性領域を限定する素子分離膜と、 前記活性領域に形成されたトンネル絶縁膜と、 前記活性領域の縁部上に形成された絶縁膜パターンと、 前記トンネル絶縁膜及び前記絶縁膜パターン上に形成された浮遊ゲートと、 前記浮遊ゲート上に形成されて前記活性領域及び前記素子分離膜の上部を横切る制御ゲート電極と、 前記浮遊ゲート及び前記制御ゲート電極の間に介在されたゲート層間の誘電膜を含み、前記絶縁膜パターンは前記浮遊ゲートの下部面縁部及び側壁に接触されたことを特徴とする不揮発性記憶装置。

IPC (4件)：

H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L29/78 371 ,  H01L27/10 434

Fターム (22件)：

5F083EP02 ,  5F083EP03 ,  5F083EP22 ,  5F083ER21 ,  5F083GA19 ,  5F083GA22 ,  5F083NA01 ,  5F083PR05 ,  5F083PR06 ,  5F083PR10 ,  5F083PR12 ,  5F083PR39 ,  5F083PR40 ,  5F101BA12 ,  5F101BA23 ,  5F101BA35 ,  5F101BB02 ,  5F101BD35 ,  5F101BE07 ,  5F101BH03 ,  5F101BH14 ,  5F101BH15