特許

J-GLOBAL ID：200903065505306422

半導体素子の実装方法

発明者： 山田 幸男
出願人/特許権者： ソニーケミカル株式会社
代理人 (1件)： 阿部 英樹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-149801
公開番号（公開出願番号）：特開2000-340614
出願日： 1999年05月28日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】ファインピッチの半導体素子及び回路基板の各電極同士を確実に接続することができる半導体素子の実装方法を提供する。【解決手段】本発明は、絶縁性接着剤30中に導電粒子31を分散させた異方導電性接着フィルム3を用いてICチップ4の電極42aと回路基板1の電極10aを電気的に接続する半導体素子の実装方法において、導電粒子31を含まない絶縁性接着剤層2を回路基板1上に仮圧着した後、絶縁性接着剤層2に所定の大きさの凹部20を形成する工程と、絶縁性接着剤層2の凹部20内に異方導電性接着フィルム3を配置した後に、ICチップ4を当該凹部20内に配置し位置決めして加熱圧着する工程とを有する。

請求項（抜粋）：

絶縁性接着剤中に導電粒子を分散させた異方導電性接着フィルムを用いて半導体素子の電極と回路基板の電極を電気的に接続する半導体素子の実装方法において、前記導電粒子を含まないフィルム状の絶縁性接着剤を前記回路基板上に仮圧着した後、前記絶縁性接着剤層に所定の大きさの凹部を有する絶縁性接着剤層を形成する工程と、前記絶縁性接着剤層の凹部内に前記異方導電性接着フィルムを配置した後に、前記半導体素子を当該凹部内に配置し位置決めして加熱圧着する工程とを有することを特徴とする半導体素子の実装方法。

IPC (3件)：

H01L 21/60 311 ,  C09J 7/02 ,  H05K 3/32

FI (3件)：

H01L 21/60 311 S ,  C09J 7/02 Z ,  H05K 3/32 B

Fターム (19件)：

4J004AA02 ,  4J004AA10 ,  4J004AA11 ,  4J004AA13 ,  4J004AA15 ,  4J004AA19 ,  4J004AB01 ,  4J004AB03 ,  4J004BA02 ,  4J004CA06 ,  4J004CC02 ,  4J004FA05 ,  5E319AA03 ,  5E319AC01 ,  5E319BB16 ,  5E319CC61 ,  5F044KK01 ,  5F044LL09 ,  5F044QQ06