特許
J-GLOBAL ID：200903065510306414
強誘電体回路用動的調節基準電圧
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-211063
公開番号（公開出願番号）：特開平5-242684
出願日： 1992年08月07日
公開日（公表日）： 1993年09月21日
要約：
【要約】 (修正有)【目的】 強誘電体コンデンサの分極状態を決定するために使用される基準電圧回路を提供する。【構成】 回路は、一対の強誘電体コンデンサ40,44を有しており、その各々は反対の分極状態へ分極される。各強誘電体コンデンサ内に格納されている電荷がそれぞれの検知コンデンサ56,58へ放電され、その際に各々が異なった分極状態を表わす異なった電圧を発生する。次いで、検知コンデンサが共通して短絡状態とされ、その際にそれぞれの電圧を平均化しその中間の値である基準電圧Vrefを供給する。次いで、該基準電圧は、他の強誘電体コンデンサにより発生される信号と比較し、それぞれの分極状態を決定するために使用することが可能である。
請求項（抜粋）：
強誘電体メモリ回路に使用する基準電圧を発生する基準回路において、第一及び第二検知容量が設けられており、第一強誘電体コンデンサと第一選択トランジスタとが電圧により選択された場合に前記第一強誘電体コンデンサが前記第一検知容量と直列接続されるように接続されており、第二強誘電体コンデンサと第二選択トランジスタとが信号により選択される場合に前記第二強誘電体コンデンサが前記第二検知容量と直列接続されるように接続されており、前記第一強誘電体コンデンサと前記第一検知容量との間の接続部を前記第二強誘電体コンデンサと前記第二検知容量との間の接続部へ短絡させる回路が設けられており、前記短絡した接続部における電圧が前記基準電圧を画定することを特徴とする基準回路。
IPC (3件)：
G11C 11/42
, G11C 11/22
, G11C 11/407
