特許

J-GLOBAL ID：200903065514849218

多重仮想空間制御装置

発明者： 中村 克巳
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-291281
公開番号（公開出願番号）：特開平6-139149
出願日： 1992年10月29日
公開日（公表日）： 1994年05月20日
要約：

【要約】【目的】 TLBパージをするときに、全てのTLBエントリではなく、選択的に指定したアドレス空間に属し、かつ指定した仮想アドレスの範囲に対応するTLBエントリだけを指定して、TLBエントリをパージし、効率的な多重仮想空間制御を行う。【構成】 TLBとアドレス空間識別子を保持する第1の記憶手段と、仮想アドレスの範囲、領域をそれぞれ保持する第2の記憶手段と、該第1の記憶手段の内容とTLB内のアドレス空間識別子の内容を比較する第1の比較手段と、第2の記憶手段の内容とTLB内の仮想アドレスの内容を比較する第2の比較手段とTLB内のパージするエントリの有効ビットをリセットする手段により構成する。

請求項（抜粋）：

多重仮想空間を使用する計算機システムにおいて、アドレス空間識別子とアドレス変換の結果である仮想アドレスと実アドレスの対とエントリの有効ビットを各エントリ中に備える変換索引緩衝機構と、無効化する仮想アドレス空間のアドレス空間識別子を記憶する第1の記憶手段と、無効化する仮想アドレス領域の範囲を指定するデータを保持する第2の記憶手段と、前記第1の記憶手段の内容と前記変換索引緩衝機構のエントリのアドレス空間識別子が等しいか否かを比較する第1の比較手段と、前記変換索引緩衝機構のエントリの仮想アドレスが前記第2の記憶手段に格納される仮想アドレス領域内か否かを比較する第2の比較手段と、前記第1の比較手段と前記第2の比較手段との比較結果により所定の信号を出力する判定手段と、前記判定手段からの信号に基づき前記変換索引緩衝機構の該エントリの前記有効ビットをリセットすることにより指定の仮想アドレス空間、アドレス領域を選択的に無効化するパージ手段と、を備えることを特徴とする多重仮想空間制御装置。