特許
J-GLOBAL ID:200903065519845954

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-175447
公開番号(公開出願番号):特開平8-045938
出願日: 1994年07月27日
公開日(公表日): 1996年02月16日
要約:
【要約】【目的】接続用電極部の信頼性を向上できる半導体装置およびその製造方法を提供することを目的としている。【構成】半導体素子21をPbとSnを主成分とする低融点金属により形成された突起電極22を介して実装基板23にフリップチップ接続する半導体装置において、半導体素子21の接続用電極部14として、取り出し電極としてのAl層25と突起電極22との間に多層金属層27を設けている。この多層金属層27は、Ti層27-1、膜厚が0.1〜2μmのNi層27-2及び膜厚が0.5μmより薄いPd層27-3を積層したことを特徴としている。Al層25と突起電極22との間に、Ti層27-1、Ni層27-2及びPd層27-3からなるバリアメタルを介在せしめることにより接続用電極部の信頼性を向上できる。
請求項(抜粋):
半導体素子をPbとSnを主成分とする低融点金属により形成された突起電極を介して実装基板にフリップチップ接続する半導体装置において、前記半導体素子の接続用電極部は、取り出し電極としてのAl層と、このAl層上に開口部を有する絶縁体層と、前記Al層とその周辺の前記絶縁体層上に設けられた多層金属層とを備え、前記多層金属層は、前記Al層上に形成されるTi層と、このTi層上に形成され、膜厚が0.1〜2μmのNi層と、このNi層上に形成され、膜厚が0.5μmより薄いPd層とを有することを特徴とする半導体装置。
FI (3件):
H01L 21/92 602 D ,  H01L 21/92 603 D ,  H01L 21/92 604 N
引用特許:
審査官引用 (7件)
  • 特開平3-283542
  • 特開平3-154344
  • 特開平1-161735
全件表示

前のページに戻る