CMOS型薄膜トランジスタ及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-177929
公開番号（公開出願番号）：特開2002-368013
出願日： 2001年06月13日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】レーザアニール法を用いた非晶質シリコン膜の結晶化に際して、結晶配向性を制御する。【解決手段】レーザアニールを施した多結晶シリコン膜に対して、イオン注入処理を行なうことによって特定方位を有する種結晶を形成し、その後固相成長させることによって結晶配向を制御することが出来る。このとき、イオン注入深さを制御することにより、nチャネル及びpチャネルの領域を同一プロセスで作り分けることが可能である。

請求項（抜粋）：

基板の上方に積層して設けられた半導体薄膜と、チャネル領域と、絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極とを備え、前記ソース電極と前記ドレイン電極とが前記半導体薄膜の少なくとも一部の領域に前記チャネル領域を挟んで設けられたソース領域とドレイン領域とに各々接続されてなる薄膜トランジスタであって、該薄膜トランジスタは電子をキャリアとするnチャネル型電界効果薄膜トランジスタと、正孔をキャリアとするpチャネル型電界効果薄膜トランジスタによって構成され、前記nチャネル型電界効果薄膜トランジスタは基板の面に対して略平行な方向に(111)優先配向した結晶を少なくともその一部に内在させ、かつ前記pチャネル型電界効果薄膜トランジスタは基板の面に対して略平行な方向に(110)優先配向した結晶を少なくともその一部に内在させてなることを特徴とするCMOS型薄膜トランジスタ。

IPC (4件)：

H01L 21/336 , H01L 21/20 , H01L 27/08 331 , H01L 29/786

FI (5件)：

H01L 21/20 , H01L 27/08 331 E , H01L 29/78 627 G , H01L 29/78 613 A , H01L 29/78 620

Fターム (67件)：

5F048AB10 , 5F048AC04 , 5F048BA10 , 5F048BA16 , 5F048BB09 , 5F048BE08 , 5F048BG07 , 5F052AA02 , 5F052AA11 , 5F052AA17 , 5F052AA24 , 5F052BA01 , 5F052BB01 , 5F052BB02 , 5F052BB07 , 5F052DA02 , 5F052DB02 , 5F052DB03 , 5F052EA02 , 5F052HA06 , 5F052JA01 , 5F052JA04 , 5F110AA01 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110DD14 , 5F110DD17 , 5F110EE06 , 5F110EE44 , 5F110FF02 , 5F110FF30 , 5F110GG02 , 5F110GG13 , 5F110GG17 , 5F110GG25 , 5F110GG42 , 5F110GG43 , 5F110GG45 , 5F110GG47 , 5F110HJ01 , 5F110HJ13 , 5F110HJ23 , 5F110HL03 , 5F110HL06 , 5F110HL11 , 5F110NN04 , 5F110NN23 , 5F110NN35 , 5F110NN78 , 5F110PP01 , 5F110PP02 , 5F110PP03 , 5F110PP04 , 5F110PP05 , 5F110PP13 , 5F110PP29 , 5F110PP32 , 5F110PP35 , 5F110PP38 , 5F110PP40 , 5F110QQ11 , 5F110QQ24

前のページに戻る