特許
J-GLOBAL ID：200903065560684126
シフトレジスタ
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平4-275534
公開番号（公開出願番号）：特開平6-104292
出願日： 1992年09月19日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 ズームモード等に対応して途中からのシフト動作を可能にしたシフトレジスタを提供する。【構成】 ゲート容量を記憶手段としてドレインに第1のタイミング信号がされてソースから出力信号を送出させる第1のMOSFETを用い、そのゲートとソース間にブートストラップ容量と、上記第1のMOSFETのソースの信号を伝える一方向性素子とを含む回路を半ビット分としてダイナミック型のシフトレジスタを構成し、一方向素子を介して初段回路を含む途中のシフトレジスタの途中回路の入力にそれぞれ入力信号を伝える複数からなる入力回路を設ける。【効果】 走査信号を形成するシフトレジスタにおいて、途中からシフト動作を開始させることができるから、簡単な回路動作によって撮像面における一定エリアの像が1画面分の大きさに拡大して表示させるような電子的なズーミングが可能になる。
請求項（抜粋）：
第1のタイミング信号がドレインに供給され、そのゲート容量を記憶手段とし、ソースから出力信号を送出させる第1のMOSFETと、上記第1のMOSFETのゲートとソースとの間に設けられた第1の容量手段と、上記第1のMOSFETのソースの信号を伝える一方向性素子とを含む第1の回路と、上記第1のタイミング信号とは相互に位相が異なる第2のタイミング信号がドレインに供給され、そのゲート容量を記憶手段とし、ソースから出力信号を送出させる第2のMOSFETと、上記第2のMOSFETのゲートとソースとの間に設けられた第2の容量手段と、上記第2のMOSFETのソースの信号を伝える一方向性素子とを含む第2の回路とを一対とする複数の単位回路とを備え、上記一方向性素子を通した信号を第2の回路又は次段の単位回路の第1の回路のMOSFETのゲートに伝えるように縦列形態に接続するとともに、一方向素子を介して初段回路を含む途中の単位回路の入力にそれぞれ入力信号を伝える複数からなる入力回路を備えてなることを特徴とするシフトレジスタ。
IPC (3件)：
H01L 21/339
, H01L 29/796
, H04N 5/335
