半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-274851
公開番号（公開出願番号）：特開平8-139314
出願日： 1994年11月09日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 DRAM等の半導体装置の高密度化時に、LDD構造のMISFETにおけるコンタクトスペースを広く確保し、低コンタクト抵抗化、あるいはセルフアライン化を容易にする。【構成】ゲート電極101のパターニング後、薄いソース・ドレイン注入を行い、ビット線下地絶縁膜107をゲート電極101の側部を含む全面に形成後、Siサイドウォール106を形成し、ゲート電極101とSiサイドウォール106をマスクとしてビット線下地絶縁膜107を通して高濃度の不純物イオンを注入する。その後、ビット線コンタクトをSiサイドウォール106、絶縁膜107の2段エッチによりゲート電極101及び下地絶縁膜107に対し自己整合的に開口し、ビット線109を形成する。

請求項（抜粋）：

半導体基板上にMISFETを搭載した半導体装置において、上記MISFETは、上記半導体基板上に形成されたゲート電極と、上記半導体基板の上記ゲート電極の直下方に位置する領域のほぼ外方に形成された低濃度ソース・ドレイン領域及び高濃度ソース・ドレイン領域からなる2つの不純物拡散領域と、上記ゲート電極の側方を含む半導体基板上に形成された配線下地絶縁膜と、上記ゲート電極及び配線下地絶縁膜に対して自己整合的に上記不純物拡散領域にコンタクトする導電性部材とを備え、上記各高濃度ソースドレイン領域と各低濃度ソース・ドレイン領域との境界位置のうち少なくとも1つは、上記ゲート電極側方の配線下地絶縁膜と導電性部材との境界位置よりも導電性部材側にあり、導電性部材が低濃度ソース・ドレイン領域の一部と接していることを特徴とする半導体装置。

IPC (7件)：

H01L 29/78 , H01L 21/336 , H01L 21/265 , H01L 21/8234 , H01L 27/088 , H01L 27/108 , H01L 21/8242

FI (6件)：

H01L 29/78 301 L , H01L 21/265 L , H01L 21/265 Y , H01L 27/08 102 D , H01L 27/10 681 B , H01L 29/78 301 M

前のページに戻る