特許

J-GLOBAL ID：200903065580707181

絶縁ゲート型電界効果トランジスタ

発明者： 高田 和彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-223722
公開番号（公開出願番号）：特開平7-078975
出願日： 1993年09月08日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】 素子領域からフィールド酸化膜上の領域にかけて形成されたゲート電極を有する絶縁ゲート型電界効果トランジスタに関し、ゲート酸化膜の膜質の改良とともに、フィールド酸化膜と素子領域との境界領域でのゲート電極下の絶縁破壊強度の向上を図ることができる絶縁ゲート型電界効果トランジスタを提供する。【構成】 半導体基板14に選択酸化により形成されたフィールド絶縁膜15と、フィールド絶縁膜15に隣接する素子領域11の半導体基板14上に形成されたゲート絶縁膜16と、ゲート絶縁膜16上の領域からフィールド絶縁膜15上の領域にわたって形成され、かつフィールド絶縁膜15と素子領域11との境界領域13a,13bで高抵抗となっており、境界領域13a,13bを除く素子領域11で低抵抗となっている半導体層からなる第1のゲート電極層17aと、半導体層17a上に形成されたシリサイド層からなる第2のゲート電極層17bとを含み構成する。

請求項（抜粋）：

半導体基板に選択酸化により形成されたフィールド絶縁膜と、前記フィールド絶縁膜に隣接する素子領域の半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上の領域から前記フィールド絶縁膜上の領域にわたって形成され、かつ前記フィールド絶縁膜と前記素子領域との境界領域で高抵抗となっており、該境界領域を除く素子領域で低抵抗となっている半導体層からなる第1のゲート電極層と、前記半導体層上に形成されたシリサイド層からなる第2のゲート電極層とを有する絶縁ゲート型電界効果トランジスタ。

引用特許：

審査官引用 (3件)

• 特開平4-130774
  
• 特開昭60-081867
  
• 特開昭60-119782