特許
J-GLOBAL ID：200903065611577680
プログラマブルゲートアレイ
発明者：
出願人/特許権者：
代理人 (1件)：
梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-101964
公開番号（公開出願番号）：特開平11-284503
出願日： 1998年03月30日
公開日（公表日）： 1999年10月15日
要約：
【要約】 (修正有)【課題】未使用メモリ空間を利用することにより多様なシステムを構築する。【解決手段】不揮発性メモリ2のアドレスをアクセスするアドレス信号を発生するカウンタ5と基本セルエリアに形成されたデバイスが不揮発性メモリからのデータを一時的に記憶するインタフェース領域と読出制御信号を発生する領域とを基本セルエリアに形成するためのデータが不揮発性メモリの先頭アドレスから所定アドレスまでの第1アドレス空間に記憶され、所定のアドレス後の第2アドレス空間にはインタフェース領域に転送するデータが記憶され、パワーON時に第1のアドレス空間のデータをFPGAの基本セルエリア領域にダウンロードし、ダウンロード後にカウンタの値と読出制御信号とに基づいて第2アドレス空間からデータを読出してインタフェース領域に送出する制御回路7を備える。
請求項（抜粋）：
パワーON時に不揮発性メモリのデータをプログラマブルゲートアレイ(FPGA)の基本セルエリアにおける配線接続の形成に関係する記憶素子にダウンロードして前記不揮発性メモリのデータでFPGAがプログラム化されるFPGAにおいて、前記不揮発性メモリのアドレスをアクセスするアドレス信号を発生するカウンタと前記基本セルエリアに形成されたデバイスが前記不揮発性メモリから読出されたデータを利用するために、このデータを受けて一時的に記憶するインタフェース領域と前記不揮発性メモリからデータを読出す読出制御信号を発生する領域とを前記基本セルエリアに形成するためのデータが前記不揮発性メモリの先頭アドレスから所定のアドレスまでの第1のアドレス空間に記憶され、前記不揮発性メモリの前記所定のアドレスの後の第2のアドレス空間には前記インタフェース領域に転送するデータが記憶され、前記パワーON時に前記不揮発性メモリの少なくとも前記第1のアドレス空間のデータを前記FPGAの基本セルエリア領域にダウンロードして前記プログラム化を行い、前記ダウンロードの後に前記カウンタの値と前記読出制御信号とに基づいて前記不揮発性メモリの前記第2のアドレス空間からデータを読出して前記インタフェース領域に送出する制御回路を備えるプログラマブルゲートアレイ。
IPC (2件)：
FI (2件)：
H03K 19/177
, H01L 21/82 A
