論理集積回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：大日方富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261100
公開番号（公開出願番号）：特開平5-075064
出願日： 1991年09月11日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】スタンバイ時(データ保持状態)に電源電圧を低下させて消費電力の低下を図るようにしたメモリにおいて、入力ピンから入ったノイズによる誤動作を防止できるようにする。【構成】入力ピンと入力バッファとの間に信号の伝送ゲートを介在させるとともに、内部電源電圧の低下を検出する手段を設け、電源電圧低下時に上記ゲートを遮断させて入力ピンからの信号を入力バッファに伝達させないようにした。【効果】内部電源電圧の低下により入力バッファの論理しきい値電圧が下がっても、入力ピンと入力バッファとの間に介在されたゲートが遮断され、入力ピンに入ったノイズが入力バッファに伝達されないようになるため、回路の誤動作を防止することができる。

請求項（抜粋）：

入力ピンと入力バッファとの間に信号の伝送ゲートを介在させるとともに、低電源電圧動作時に上記伝送ゲートを遮断させて入力ピンからの信号を入力バッファに伝達させないようにしたことを特徴とする論理集積回路。

前のページに戻る