半導体集積回路装置およびチップ選別方法

発明者： ,
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-221694
公開番号（公開出願番号）：特開平5-234368
出願日： 1992年08月20日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】この発明は、製品の多品種化が進展すると開発効率および生産効率が低下する、という問題を解決し、多品種化が進展しても開発効率および生産効率が低下しない半導体集積回路装置を提供しようとするものである。【構成】セルアレイMCA0〜MCA7を選択する機能を有したX2デコ-ダ7およびI/O センスアンプ群を選択する機能を有したI/O センスアンプ制御回路31を含む集積回路部と、この集積回路部に供給する信号X11を生成するバッファ群3とを有する。さらに製品仕様を決定する決定信号SDS を受け入れる受入部27と、受入部27に接続され、決定信号SDS に基いて製品の仕様を切り換える切換信号φ2/φ4を生成する切換信号生成部29と、切換信号φ2/φ4に基いて信号X11を、X2デコ-ダ7あるいは制御回路31のいずれか一方に切り換えて出力するアドレス切換部9とを具備している。このような装置であると、決定信号SDS に基いて集積回路部の機能が変えられる。従って、1つの装置から複数品種の装置が得られるようになり、開発効率および生産効率を向上できる。

請求項（抜粋）：

情報を記憶するメモリセル群を含む複数のメモリセルアレイと、アドレス信号を複数生成するアドレス信号生成手段と、少なくとも前記情報を読み出す時、前記複数のメモリセルアレイのうち活性化させるアレイを選択するメモリセルアレイ選択手段と、前記複数のメモリセルアレイがまとめられてメモリセルアレイブロックが構成され、少なくとも前記情報を読み出す時、これらのブロックのうち活性化させるブロックを選択するメモリセルアレイブロック選択手段と、製品仕様を決定する決定信号を受け入れる受入手段と、前記受入手段に接続され、前記決定信号に基いて製品仕様を切り換える切換信号を生成する切換信号生成手段と、前記アドレス信号のうち一部のアドレス信号および前記切り換え信号がそれぞれ供給され、前記切換信号に基いて供給された前記一部のアドレス信号を前記メモリセルアレイ選択手段あるいは前記メモリセルアレイブロック選択手段のいずれか一方に切り換えて出力するアドレス信号切換手段とを具備することを特徴とする半導体集積回路装置。

IPC (4件)：

G11C 11/401 , G11C 11/406 , G11C 29/00 303 , H01L 27/10 481

FI (2件)：

G11C 11/34 371 A , G11C 11/34 363 L

引用特許：

審査官引用 (12件)

特開平1-298597
特開平1-298597
特開平2-232892

全件表示

前のページに戻る