特許

J-GLOBAL ID：200903065631067891

チップインダクタの製造方法およびチップインダクタ

発明者： 佐藤 真一
出願人/特許権者： ティーディーケイ株式会社
代理人 (1件)： 三澤 正義
公報種別：公開公報
出願番号（国際出願番号）：特願平10-358845
公開番号（公開出願番号）：特開2000-182872
出願日： 1998年12月17日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 広範囲の基板材料を採用することができ、端部電極の取付け強度が高く、加工作業性およびコストに優れたチップインダクタの提供。【解決手段】 チップインダクタの製造において、絶縁基板(1)表面に形成された外部電極パターン(2a,2b)および螺旋状パターン(2c)以外の基板表面全面に層間絶縁層(4)を形成し、そして前記パターン(2a,2b,2c)上に電解メッキ法により導体層(5)を形成して、層間絶縁層(4)に囲まれた導体パターンを設ける。素子形成と同時に外部電極を形成するのでその取付け強度が高くなり、真空メッキ法を採用しないので、加工作業性が向上し加工コストが抑制されると同時に、広範囲の基板材料が使用可能となる。

請求項（抜粋）：

スリット入絶縁基板上に導電性極薄膜を形成する工程、前記導電性極薄膜上の導体パターン形成領域にレジストを形成する工程、前記レジスト形成領域以外の前記導電性極薄膜を除去する工程、前記レジストを剥離する工程、前記導電性極薄膜からなる前記導体パターン形成領域以外の領域に層間絶縁層を形成する工程、および前記層間絶縁層に囲まれた前記導体パターン形成領域上に電解メッキ法により導体層を形成する工程を少なくとも含むことを特徴とするチップインダクタの製造方法。

IPC (2件)：

H01F 41/04 ,  H01F 17/00

FI (2件)：

H01F 41/04 C ,  H01F 17/00 B

Fターム (8件)：

5E062DD01 ,  5E062DD10 ,  5E070AA01 ,  5E070AB02 ,  5E070CB12 ,  5E070CB15 ,  5E070CB20 ,  5E070EA01