特許

J-GLOBAL ID：200903065632083599

電圧検知回路

発明者： 松田 成介 ,  井出 昌孝
出願人/特許権者： オリンパス光学工業株式会社
代理人 (1件)： 最上 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-030841
公開番号（公開出願番号）：特開2000-231414
出願日： 1999年02月09日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】 検知電圧の温度特性がよく、回路構成が簡単で集積化する際のパターン占有面積が小さく、検知電圧を調整できるようにした電圧検知回路を提供する。【解決手段】 電源-GND間に2つの抵抗8,9を直列に接続し、それらの接続点より電源電圧を所定の電圧比に分圧した分圧出力を発生する電源分圧部1と、電源分圧部の出力を入力する2つのNMOSトランジスタ10,11のゲートを入力端子とし、各NMOSトランジスタのソースを抵抗12を介して接続すると共にNMOSトランジスタ10のソースを抵抗13を介してGNDに接続し、各NMOSトランジスタのドレインをそれぞれ電流出力端子とした電圧-電流変換部2と、電圧-電流変換部の2つの出力電流の大きさを比較し所定の出力電圧を発生する電流比較部3と、電流比較部の出力を増幅する増幅部4とで電圧検知回路を構成する。

請求項（抜粋）：

第1及び第2の電源間に第1及び第2の抵抗を直列に接続し、それら抵抗の接続点より電源電圧を所定の電圧比に分圧した分圧出力を発生する電源分圧手段と、該電源分圧手段の出力電圧を入力する第1及び第2の同一導電型MOSトランジスタのゲートを入力端子とし、第1のMOSトランジスタのソースと第2のMOSトランジスタのソースを第3の抵抗を介して接続し、第1のMOSトランジスタのソースを第4の抵抗を介して一方の電源に接続し、第1及び第2のMOSトランジスタのドレインをそれぞれ第1及び第2の電流出力端子とした電圧-電流変換手段と、該電圧-電流変換手段の2つの出力電流の大きさを比較し所定の出力電圧を発生する電流比較手段と、該電流比較手段の出力電圧を増幅して出力する増幅手段とから構成されたことを特徴とするCMOS構造を用いた電圧検知回路。

IPC (2件)：

G05F 1/10 304 ,  H03K 17/22

FI (2件)：

G05F 1/10 304 H ,  H03K 17/22 C

Fターム (29件)：

5H410BB02 ,  5H410CC02 ,  5H410DD02 ,  5H410FF03 ,  5H410FF22 ,  5H410FF28 ,  5H410LL04 ,  5H410LL09 ,  5H410LL18 ,  5J055AX39 ,  5J055AX58 ,  5J055AX66 ,  5J055BX42 ,  5J055CX23 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX07 ,  5J055EX21 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ29 ,  5J055FX12 ,  5J055FX17 ,  5J055FX32 ,  5J055GX01 ,  5J055GX06