出力FIFOデータ転送制御装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-106780
公開番号（公開出願番号）：特開2001-290700
出願日： 2000年04月07日
公開日（公表日）： 2001年10月19日
要約：

【要約】【課題】プログラムによるFIFOの空き領域の確認を不要とし、効率良くFIFO領域を利用することによってデータ転送処理速度を向上させることが可能な出力FIFOデータ転送制御装置を提供すること。【解決手段】出力FIFOデータ転送制御装置42は、複数個のバンクを含む出力FIFO記憶装置44へのデータ転送命令を解析し、転送されるデータ量を算出する命令解析部50と、命令解析部50により算出されたデータ量から出力中のバンクに書込まれたデータ量を算出し、出力中のバンクの空き容量が所定の条件を充足するか否かを示す判定フラグを出力するデータカウント部52、54と、データカウント部52、54からの判定フラグまたは出力FIFO記憶装置44から出力されるフルフラグがリセットされるまで次の命令の処理を禁止するフルチェック部56とを含む。

請求項（抜粋）：

複数個のバンクからなり、書込中のバンクの次のバンクがフル状態のときにはフルフラグを出力する機能を有する出力FIFO記憶装置への演算器によるデータ転送命令を解析して、転送されるデータ量を算出するとともに当該データを前記出力FIFO記憶装置に書込む命令解析回路と前記命令解析回路により算出されたデータ量から、出力中のバンクに書込まれたデータ量を算出し、前記出力中のバンクの空き容量が所定の条件を充足するか否かを判定して判定フラグを出力するデータカウント回路と、前記データカウント回路からの判定フラグまたは前記出力FIFO記憶装置から出力される前記フルフラグがリセットされるまで次の命令の処理を禁止するフルチェック回路とを含む、出力FIFOデータ転送制御装置。

IPC (6件)：

G06F 12/02 530 , G06F 12/02 580 , G06F 5/06 311 , G06F 12/00 560 , G06F 12/00 594 , G06F 13/38 310

FI (6件)：

G06F 12/02 530 D , G06F 12/02 580 A , G06F 5/06 311 , G06F 12/00 560 B , G06F 12/00 594 , G06F 13/38 310 D

Fターム (11件)：

5B060AA14 , 5B060AC11 , 5B060CA17 , 5B077AA15 , 5B077AA45 , 5B077BA02 , 5B077DD01 , 5B077DD12 , 5B077DD17 , 5B077DD22 , 5B077MM03

前のページに戻る