特許

J-GLOBAL ID：200903065636225460

半導体チップ及び半導体チップモジュールの製造方法

発明者： キュン ウォーク パイク ,  ジン ス キム ,  ヒュン ス コ
出願人/特許権者： エルジー セミコン カンパニー リミテッド
代理人 (1件)： 笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-327600
公開番号（公開出願番号）：特開平11-224867
出願日： 1998年11月18日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】アンカットウェーハの状態で、各半導体チップの側面を絶縁し、製造工程を中断せず、簡便に製造し得る半導体チップ及び半導体チップモジュールの製造方法を提供する。【解決手段】アンカットウェーハ20の上面に第1バイアホール32を形成して絶縁物を充填し、各半導体チップ28の側面を絶縁させて該各半導体チップ28のパッドと前記絶縁された側面とに連結される導電層44を形成し、前記ウェーハ20を切断して積層可能な半導体チップ50を形成し、該半導体チップ50を積層して半導体チップモジュール60を形成する。

請求項（抜粋）：

ホール形成ラインと、個別の半導体チップに分離するための第1切断線と第2切断線とが区画されたアンカットウェーハを準備する工程と、該ウェーハの上面のホール形成ラインに沿って、第1バイアホールを形成する工程と、前記ウェーハの下面に第1絶縁層を形成する工程と、前記第1バイアホールの内部に第2絶縁層を充填して形成する工程と、前記ウェーハの上面に第3絶縁層を形成する工程と、該第3絶縁層の内部に前記各半導体チップのパッドが露出されるように第2バイアホールを形成する工程と、前記第3絶縁層の上面に前記パッドに接続される複数の導電線を形成する工程と、該各導電線及び第3絶縁層の上面に第4絶縁層を形成する工程と、前記第1切断線及び第2切断線に沿って前記ウエーハを切断する工程と、を順次行うことを特徴とする半導体チップの製造方法。

IPC (2件)：

H01L 21/301 ,  H01L 27/00 301

FI (2件)：

H01L 21/78 Q ,  H01L 27/00 301 B