特許
J-GLOBAL ID:200903065641264385
電子機器のシールド構造
発明者:
出願人/特許権者:
代理人 (1件):
本田 崇
公報種別:公開公報
出願番号(国際出願番号):特願平3-191226
公開番号(公開出願番号):特開平5-129789
出願日: 1986年03月20日
公開日(公表日): 1993年05月25日
要約:
【要約】【目的】 基板に実装され互いに電気的に接続される複数の回路部品を夫々個別に確実にシールドできる電子機器のシールド構造の提供【構成】 アースパターン4により少なくとも二つの領域に区分けされた面を有する多層印刷配線板6と、前記面と対面する内表面により前記領域に対応するシールド用のブロックが形成されるように前記アースパターン4に対応させて仕切壁が成形された金属ケース3とを具備し、前記少なくとも二つの領域のうちの一つの領域に実装された回路部品7は他の領域に実装された回路部品7に多層印刷配線板6の内層に設けられた信号パターン1を介して電気的に接続されている。
請求項(抜粋):
実装領域がアースパターンにより少なくとも二つの領域に区分けされた少なくとも一つの面を有する、回路部品を実装するための多層の基板と、前記面に対面する内表面の少なくとも一部が導電部材により形成され、かつ、前記内表面には、前記領域に対応する位置に、シールドのためのブロックを形成するよう、前記アースパターンの位置に対応する位置に仕切り壁が成形されたケースとを備え、前記少なくとも二つの領域のうちの一つの領域に実装された回路部品は他の領域に実装された回路部品に、前記多層の基板の内層に設けられた信号パターンを介して電気的に接続されたことを特徴とする電子機器のシールド構造。
前のページに戻る