半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-074304
公開番号（公開出願番号）：特開平5-274876
出願日： 1992年03月30日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 DRAMの基板バイアス発生回路による消費電力を低減することである。【構成】基板バイアス発生回路3は、VBB発生回路31,32および切換回路34を含む。切換回路34は、スタンドバイ時に内部降圧回路2により与えられる内部電源電圧IVccをVBB発生回路31,32に与える。切換回路34は、アクティブ時に外部電源電圧VccをVBB発生回路31,32に与える。

請求項（抜粋）：

半導体基板上に形成される半導体記憶装置であって、外部電源電圧をその外部電源電圧よりも低い内部電源電圧に変換する変換手段と、前記内部電源電圧により駆動され、データを記憶する記憶手段と、前記外部電源電圧または前記内部電源電圧により駆動され、前記半導体基板を一定の電圧に保つための基板バイアスを発生する基板バイアス発生手段と、前記記憶手段がアクティブ状態であるかスタンドバイ状態であるかに依存して前記基板バイアス発生手段の駆動電圧を前記外部電源電圧と前記内部電源電圧との間で切換える切換手段とを備えた、半導体記憶装置。

IPC (2件)：

G11C 11/407 , G11C 11/413

FI (2件)：

G11C 11/34 354 F , G11C 11/34 335 C

引用特許：

審査官引用 (3件)

特開平3-290894
特開平1-276486
特開平2-312095

前のページに戻る