特許

J-GLOBAL ID：200903065685470918

薄膜トランジスタの製造方法と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法

発明者： 井土 眞澄 ,  山本 睦
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-258669
公開番号（公開出願番号）：特開2002-076350
出願日： 2000年08月29日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 多結晶シリコンを用いた薄膜トランジスタは移動度は非常に高いが、リーク電流が大きいという課題があり、LDD構造の採用が検討されているが、このような構造においては、LDD領域を形成する際に用いるマスク形成時の合わせ精度の制御が難しい。【解決手段】 絶縁性基板上に半導体層を形成する工程と、絶縁層を形成する工程と、前記絶縁層上に所定の形状の第1の電極を形成する工程と、第2の電極を形成する工程とを少なくとも含み、前記第1の電極を選択的に加熱することにより、第1の電極上に形成された絶縁層を部分的に改質させて、前記改質された絶縁層をマスクとして用いて不純物を注入する薄膜トランジスタの製造方法とする。これにより、自己整合で精度良くLDD構造を形成できる。

請求項（抜粋）：

絶縁性基板上に半導体層を形成する工程と、絶縁層を形成する工程と、前記絶縁層上に所定の形状の第1の電極を形成する工程と、第2の電極を形成する工程とを少なくとも含む薄膜トランジスタの製造方法であって、前記第1の電極を選択的に加熱することにより、第1の電極上に形成された絶縁層を部分的に改質させる工程と、前記改質された絶縁層をマスクとして用いて不純物を注入する工程とを含むことを特徴とする薄膜トランジスタの製造方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/1368 ,  G09F 9/30 338

FI (3件)：

G09F 9/30 338 ,  H01L 29/78 616 A ,  G02F 1/136 500

Fターム (75件)：

2H092GA59 ,  2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JA46 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB42 ,  2H092JB52 ,  2H092JB56 ,  2H092JB63 ,  2H092JB69 ,  2H092KA04 ,  2H092KA07 ,  2H092KB14 ,  2H092MA05 ,  2H092MA08 ,  2H092MA14 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092MA20 ,  2H092MA27 ,  2H092MA30 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA22 ,  2H092NA25 ,  2H092NA27 ,  2H092NA29 ,  2H092PA05 ,  2H092PA06 ,  5C094BA03 ,  5C094BA27 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094EA04 ,  5C094EA07 ,  5C094EB05 ,  5C094GB10 ,  5F110BB02 ,  5F110BB04 ,  5F110BB07 ,  5F110BB09 ,  5F110CC02 ,  5F110DD13 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE31 ,  5F110EE32 ,  5F110EE44 ,  5F110FF02 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG13 ,  5F110GG44 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HM15 ,  5F110PP01 ,  5F110PP03 ,  5F110QQ11