特許

J-GLOBAL ID：200903065715219263

集積回路

発明者： 岡野 伸洋
出願人/特許権者： シャープ株式会社
代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-061306
公開番号（公開出願番号）：特開平9-257884
出願日： 1996年03月18日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】 集積回路内のバッファを構成する論理回路を用いてリングオシレータを構成して、集積回路の遅延時間を高精度に測定すること。【解決手段】 LSIチップ10の入出力バッファ領域12には、入力バッファBUI1〜BUInおよび出力バッファBUOと、選択回路S1〜Snを有する接続回路30とが構成される。選択回路S1〜Snは、検査装置から与えられる指示信号Cnに基づいて、入力および出力バッファBUI1〜BUIn,BUOを構成する奇数個のインバータ回路20を縦続接続する。縦続接続されたインバータ回路20は、入力端子IN1と出力端子OUT1とが接続され、リングオシレータとして動作し、出力端子OUT1から出力される一定周期のパルスの周波数を発生する。この周波数を測定し、1つのインバータ回路に対する遅延時間を測定して、集積回路の遅延時間を算出する。

請求項（抜粋）：

予め定める処理を実行する機能回路と、バッファを介して機能回路に接続され、外部からの信号が与えられる少なくとも1つの入力端子と、バッファを介して機能回路に接続され、機能回路からの信号が与えられる少なくとも1つの出力端子と、2つのバッファを並列かつ逆方向に接続して構成される入出力バッファを介して機能回路に接続され、外部からの信号または機能回路からの信号が与えられる少なくとも1つの入出力端子とを備える集積回路において、検査の実行を指示する指示信号が与えられる指示信号入力端子と、前記指示信号に応答し、入力端子が接続された複数個のバッファのいずれか1つを第1段とし、出力端子が接続された複数個のバッファのいずれか1つが最終段となるように、奇数個の同一構造のバッファを縦続接続する接続回路とを含むことを特徴とする集積回路。

IPC (4件)：

G01R 31/317 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

G01R 31/28 A ,  H01L 21/66 F ,  H01L 27/04 F

引用特許：

審査官引用 (3件)

• 特開昭62-063462
  
• 特開平1-228322
  
• 特開平4-191683