特許

J-GLOBAL ID：200903065732614923

半導体集積回路

発明者： 荒田 純之 ,  佐藤 光正 ,  勝島 明男
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2000-257729
公開番号（公開出願番号）：特開2002-076277
出願日： 2000年08月28日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 MOSトランジスタのしきい値電圧の差を利用して定電圧を発生する定電圧発生回路において、電源電圧依存性の低い定電圧発生回路を実現し、もってアナログ回路を有する半導体集積回路の製造コストを低減できるようにする。【解決手段】 互いにゲート絶縁膜の厚みが異なる一対のMOSトランジスタのうちゲート絶縁膜が薄い方のMOSトランジスタのゲート絶縁膜は主回路部を構成するMOSトランジスタのゲート絶縁膜と同一の厚みを有するように形成し、互いにゲート絶縁膜の厚みが異なる一対のMOSトランジスタのうちゲート絶縁膜が厚い方のMOSトランジスタのゲート絶縁膜は入出力回路部を構成するMOSトランジスタのゲート絶縁膜と同一の厚みを有するように形成した。

請求項（抜粋）：

互いにゲート絶縁膜の厚みが異なる一対のエンハンスメント型のMOSトランジスタと、前記一対のMOSトランジスタに同一の大きさのドレイン電流を流す電流源と、前記一対のMOSトランジスタのうちゲート絶縁膜が薄い方のMOSトランジスタのチャネルと直列形態をなすように接続された抵抗素子とを有し、前記一対のMOSトランジスタのゲート端子に同一電圧が印加されることで前記抵抗素子の端子間に前記一対のMOSトランジスタのしきい値電圧の差に相当する電圧が発生されるように構成された定電圧発生回路と、アナログ回路を有するとともにMOSトランジスタで構成され第1の電源電圧で動作する主回路部と、前記主回路部を構成するMOSトランジスタよりも厚いゲート絶縁膜を有するMOSトランジスタで構成され前記第1の電源電圧よりも高い第2の電源電圧で動作する入出力回路部とを備えた半導体集積回路であって、前記一対のMOSトランジスタのうちゲート絶縁膜が薄い方のMOSトランジスタのゲート絶縁膜は前記主回路部を構成するMOSトランジスタのゲート絶縁膜と同一の厚みを有するように形成され、前記一対のMOSトランジスタのうちゲート絶縁膜が厚い方のMOSトランジスタのゲート絶縁膜は前記入出力回路部を構成するMOSトランジスタのゲート絶縁膜と同一の厚みを有するように形成されていることを特徴とする半導体集積回路。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8236 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/04 B ,  H01L 27/08 311 C ,  H01L 27/08 321 D

Fターム (11件)：

5F038AR00 ,  5F038AV06 ,  5F038BB04 ,  5F038DF01 ,  5F038EZ20 ,  5F048AB08 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BB16