特許

J-GLOBAL ID：200903065732792767

超並列計算機のALU構成方式

発明者： 土肥 実久
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-008747
公開番号（公開出願番号）：特開平5-197550
出願日： 1992年01月21日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】ALUの構成に簡単な機能を追加して処理速度を向上することのできる超並列計算機のALU構成方式を提供する。【構成】各種の演算を実行するための演算器3とデータを記憶するメモリ4とをそれぞれに有する複数のプロセッサ2を備え、この各プロセッサ2を1つの制御プロセッサ1で並列に動作させる。各演算器3において、アドレス格納手段31は、メモリ4をアクセスする際のアドレスを格納するものであって、アドレス制御手段32は、アドレス格納手段31に格納されるべきアドレスを生成するとともに、このアドレス値に従ってメモリ4をアクセスすることで、メモリ4の中の異なるメモリ領域をアクセスするよう構成する。

請求項（抜粋）：

各種の演算を実行するための演算器(3)とデータを記憶するメモリ(4)とをそれぞれに有する複数のプロセッサ(2)を備え、この各プロセッサ(2)を1つの制御プロセッサ(1)で並列に動作させる超並列計算機において、前記各演算器(3)は、前記メモリ(4)をアクセスする際のアドレスを格納するアドレス格納手段(31)と、このアドレス格納手段(31)に格納されるべきアドレスを生成するとともに、このアドレス値に従って前記メモリ(4)をアクセスするアドレス制御手段(32)とを有し、前記アドレス制御手段(32)は、前記メモリ(4)の中の異なるメモリ領域をアクセスすることを特徴とする超並列計算機のALU構成方式。

IPC (2件)：

G06F 9/38 370 ,  G06F 15/16 390

引用特許：

審査官引用 (2件)

• 特開昭61-182952
  
• 特開昭63-118255