特許

J-GLOBAL ID：200903065735262955

キャッシュメモリ制御方法およびキャッシュメモリ制御装置

発明者： 田積 誠
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 中島 司朗
公報種別：公開公報
出願番号（国際出願番号）：特願平5-226989
公開番号（公開出願番号）：特開平7-084886
出願日： 1993年09月13日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 フラッシュメモリのように書換えが一定サイズのブロック単位でしか実行できず、書換え時間が長いデバイスを記憶装置として用いた情報処理装置においても、処理時間を短縮できるキャッシュメモリ制御方法およびキャッシュメモリ制御装置を提供する。【構成】 アドレス比較部4は、キャッシュメモリ3からフラッシュメモリ2にデータを書き出す際に、キャッシュメモリ3上の全てのデータのアドレスを確認し、一定間隔のアドレス範囲に含まれるデータの数を数えて最もデータ数の多いアドレス範囲を書き出し対象として選択する。リプレース実行部5は、アドレス比較部4が選択したアドレス範囲に含まれる全てのデータをキャッシュメモリ3からフラッシュメモリ2に書き出す。

請求項（抜粋）：

処理装置が記憶装置のデータをアクセスする際に、該当データがキャッシュメモリにコピーされているか否かを判断するコピー存在確認ステップと、前記コピー存在確認ステップにおいてコピーの存在が確認されれば、前記キャッシュメモリ上のデータのみをアクセスするキャッシュメモリアクセスステップと、前記コピー存在確認ステップにおいてコピーの存在が確認されなければ、前記キャッシュメモリ上に該当データをコピーする空領域があるか否かを確認する空領域存在確認ステップと、前記空領域存在確認ステップにおいて空領域の存在が確認されれば、該当データを前記記憶装置から前記キャッシュメモリにコピーする第1のコピーステップと、前記空領域存在確認ステップにおいて空領域の存在が確認されなければ、前記キャッシュメモリ上のデータを前記記憶装置に書き出して空領域を作る空領域作成ステップと、前記空領域作成ステップにおいて作成された空領域に該当データを前記記憶装置からコピーする第2のコピーステップと、を実行するコピーバック方式のキャッシュメモリ制御方法において、前記キャッシュメモリから前記記憶装置にデータを書き出す際に、前記キャッシュメモリ上の全てのデータのアドレスを確認するアドレス確認ステップと、前記アドレス確認ステップにおいて確認されたアドレスに基づいて、一定間隔のアドレス範囲に含まれるデータの数が最も多いアドレス範囲を書き出し対象として選択する書き出し対象選択ステップと、前記書き出し対象選択ステップにおいて選択されたアドレス範囲に含まれる全てのデータを前記キャッシュメモリから前記記憶装置に書き出す書き出しステップと、を実行することを特徴とするキャッシュメモリ制御方法。