特許
J-GLOBAL ID：200903065777444140
半導体集積回路の設計方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-258804
公開番号（公開出願番号）：特開平5-102306
出願日： 1991年10月07日
公開日（公表日）： 1993年04月23日
要約：
【要約】【構成】 スタンダードセルの自動設計方法において、仮想配線容量による論理シミュレーションを行う以前に、各信号の容量値に合わせて機能は同じだが駆動能力の異なる別セルに置換する。【効果】 論理設計の最適化を計る。
請求項（抜粋）：
標準セルを用いた半導体集積回路の設計方法において、理論設計するステップと、前記論理設計の後に各信号線の仮想配線容量を見積るステップと、前記仮想配線容量から各信号線の遅延時間を求め、前記各信号線の遅延時間が全て所定の時間以内に収めるべく論理設計の修正を行うステップと、前記各信号線の遅延時間が全て所定の時間以内に収まる論理設計が決定された後、仮想配線容量を用いた遅延付き論理シミュレーションによる設計検証を行うステップと、前記仮想配線容量を用いた遅延付き論理シミュレーションによる設計検証の後、配置配線を行うステップとを有することを特徴とする半導体集積回路の設計方法。
IPC (2件)：
H01L 21/82
, G06F 15/60 360
H01L 21/82 C
, H01L 21/82 B
