特許

J-GLOBAL ID：200903065788647530

半導体装置及びその製造方法

発明者： 久松 裕和
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 柳瀬 睦肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-194459
公開番号（公開出願番号）：特開2003-007688
出願日： 2001年06月27日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】 簡略化された工程でトレンチ上部の角を十分に丸くできる半導体装置及びその製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法は、シリコン基板1の上にシリコン窒化膜3を形成する工程と、このシリコン窒化膜上に多結晶シリコン膜を形成する工程と、この多結晶シリコン膜及びシリコン窒化膜3をパターニングすることにより、該多結晶シリコン膜及び該シリコン窒化膜にトレンチ形成領域上に位置する開口部を形成する工程と、シリコン窒化膜3をマスクとして多結晶シリコン膜及びシリコン基板1をエッチングすることにより、該シリコン基板にトレンチ1aを形成する工程と、を具備する。

請求項（抜粋）：

シリコン基板の上にマスク材料膜を形成する工程と、このマスク材料膜上に多結晶シリコン膜を形成する工程と、この多結晶シリコン膜及びマスク材料膜をパターニングすることにより、該多結晶シリコン膜及び該マスク材料膜にトレンチ形成領域上に位置する開口部を形成する工程と、マスク材料膜をマスクとして多結晶シリコン膜及びシリコン基板をエッチングすることにより、該シリコン基板にトレンチを形成する工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/3065 ,  H01L 21/76

FI (2件)：

H01L 21/302 M ,  H01L 21/76 L

Fターム (18件)：

5F004AA16 ,  5F004DA04 ,  5F004DA26 ,  5F004DB01 ,  5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004EA10 ,  5F004EA14 ,  5F004EA28 ,  5F004EB04 ,  5F032AA36 ,  5F032AA67 ,  5F032DA01 ,  5F032DA02 ,  5F032DA23 ,  5F032DA24 ,  5F032DA53