特許

J-GLOBAL ID：200903065820164326

半導体装置及びその製造方法

発明者： 徳永 和彦
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-006056
公開番号（公開出願番号）：特開平10-209441
出願日： 1997年01月17日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 ゲート電極中でのボロンの拡散を抑制することにより、PチャネルTrのボロンの突き抜けを防止した半導体装置及びその製造方法を提供する。【解決手段】 第1のSi基板1上にゲート酸化膜5を形成し、ゲート酸化膜1上にアモルファスSi膜を堆積し、このアモルファスSi膜の表面と第2のSi基板の表面とを密着させて、熱処理を施すことにより、アモルファスSi膜に第2のSi基板を張り合わせるとともに、アモルファスSi膜を単結晶に成長させる。次に、第2のSi基板を薄膜化することにより、ゲート酸化膜5上に単結晶Si膜7aを形成し、単結晶Si膜7aの上にポリシリコン膜11を堆積し、ポリシリコン膜11、単結晶Si膜7aおよびゲート酸化膜5を加工することにより、第1のSi基板1上にゲート酸化膜5を介して上層がポリシリコン膜11で下層が単結晶Si膜7aからなる2層構造のゲート電極13を形成する。

請求項（抜粋）：

半導体基板の上に設けられたゲート酸化膜と、このゲート酸化膜の上に設けられBoronがドープされたゲート電極であって、上層がポリシリコンで下層が単結晶Siからなる2層構造のゲート電極と、を具備することを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 G ,  H01L 21/28 301 A