特許
J-GLOBAL ID:200903065826503971
電源回路及び半導体装置
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
恩田 博宣 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-263490
公開番号(公開出願番号):特開2003-078361
出願日: 2001年08月31日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】素子耐圧以上の電圧が印加されても正常に動作しながら、チップ面積の増大及びコストの上昇を防止し得る電源回路を提供する。【解決手段】トランジスタTr1は、入力される直流電圧VCHを内部電源Voとして出力し、クランプ回路1は直流電圧VCHが過電圧となったとき活性化して、内部電源Voを所定電圧にクランプする。ゲート電圧制御回路3は、クランプ回路1の活性化に基づいて、過電圧を降圧して内部電源Voとして供給するようにトランジスタTr1のゲート電圧を制御する。
請求項(抜粋):
入力される直流電圧を内部電源として出力するトランジスタと、前記直流電圧が過電圧となったとき活性化して、前記内部電源を所定電圧にクランプするクランプ回路と、前記クランプ回路の活性化に基づいて、前記過電圧を降圧して前記内部電源として供給するように前記トランジスタのゲート電圧を制御するゲート電圧制御回路とを備えたことを特徴とする電源回路。
IPC (2件):
FI (2件):
H03F 1/52 B
, H03K 17/08 C
Fターム (51件):
5J055AX37
, 5J055BX17
, 5J055CX07
, 5J055DX14
, 5J055DX55
, 5J055EX06
, 5J055EY01
, 5J055EY12
, 5J055EY13
, 5J055EY17
, 5J055EY21
, 5J055EZ00
, 5J055EZ04
, 5J055EZ16
, 5J055FX19
, 5J055FX31
, 5J055GX01
, 5J091AA03
, 5J091AA58
, 5J091CA57
, 5J091CA92
, 5J091FA01
, 5J091GP02
, 5J091HA08
, 5J091HA10
, 5J091HA18
, 5J091HA19
, 5J091HA20
, 5J091HA25
, 5J091KA09
, 5J091KA12
, 5J091KA21
, 5J091MA21
, 5J091SA00
, 5J500AA03
, 5J500AA58
, 5J500AC57
, 5J500AC92
, 5J500AF01
, 5J500AH08
, 5J500AH10
, 5J500AH18
, 5J500AH19
, 5J500AH20
, 5J500AH25
, 5J500AK09
, 5J500AK12
, 5J500AK21
, 5J500AM21
, 5J500AS00
, 5J500PG02
前のページに戻る