特許

J-GLOBAL ID：200903065848333433

半導体集積回路

発明者： 山内 剛
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-169360
公開番号（公開出願番号）：特開平6-011547
出願日： 1992年06月26日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】 内部の入力バッファの動作特性が短時間で正確に測定することができる半導体集積回路を得る。【構成】 各入力回路2内の入力バッファBFi(i=1〜n)の入力は、入(出)力ピンPiに直接接続され、入力バッファBFiの出力はNMOSトランジスタQiのゲートに付与される。NMOSトランジスタQiは、ソースが接地され、ドレインが共通に測定用配線7に接続される。測定用配線7は、NMOSトランジスタ40を介してモニタ用出力端子6に接続される。【効果】 入力バッファの出力レベルをNMOSトランジスタのオン・オフ状態でモニタすることにより、内部の入力バッファの動作特性を短時間で正確に測定することができる。

請求項（抜粋）：

複数の入力端子と、前記複数の入力端子それぞれに対応して設けられ、対応の前記入力端子に入力部が接続された複数の入力バッファと、前記複数の入力バッファそれぞれに対応して設けられ、対応の前記入力バッファの出力のH/Lレベルでオン/オフが切り換わる1つのトランジスタを有し、該トランジスタのオン/オフに基づき、第1あるいは第2のレベルの信号を検出信号としてそれぞれ出力する複数の検出手段と、前記複数の検出手段からそれぞれ出力される複数の検出信号を受け、前記複数の検出信号の少なくとも1つが第1のレベルの場合に第1の判定信号、前記複数の検出信号のすべてが第2のレベルの場合に第2の判定信号を出力する検出信号判定手段と、モニタ用出力端子と、内部あるいは外部より得られる制御信号並びに前記第1及び第2の判定信号を受け、該制御信号に従い、前記第1及び第2の判定信号の前記モニタ用出力端子への出力の有効/無効を制御するスイッチング手段とを備えた半導体集積回路。

IPC (3件)：

G01R 31/28 ,  H01L 21/66 ,  H01L 27/04