特許

J-GLOBAL ID：200903065851123075

半導体装置の製造方法

発明者： 宇佐美 達矢 ,  青木 秀充
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-070436
公開番号（公開出願番号）：特開2000-269331
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 微細な絶縁層間膜の開孔および溝の加工後、エッチングデポ物が開孔または溝部に堆積してそれを除去できず、抵抗不良などが起こる。【解決手段】 エッチングデポ物を除去する工程を備えた半導体装置の製造方法において、絶縁層間膜に微細な孔および溝をエッチングにより形成し、そのエッチング時に副次的に発生するデポ物と付着性のある微粒子を孔または溝に埋設し、その後、エアロゾルクリーニングで微粒子を孔または溝より除去することを特徴とする。

請求項（抜粋）：

エッチングデポ物を除去する工程を備えた半導体装置の製造方法において、絶縁層間膜に微細な孔および溝をエッチングにより形成する工程と、そのエッチング時に副次的に発生するデポ物と付着性のある微粒子を孔または溝に埋設する工程と、その後、エアロゾルクリーニングで前記微粒子を前記孔または溝より除去する工程と、を含むことを特徴とする方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/304 622

FI (3件)：

H01L 21/90 A ,  H01L 21/28 L ,  H01L 21/304 622 D

Fターム (14件)：

4M104CC01 ,  4M104DD07 ,  4M104DD16 ,  4M104DD20 ,  4M104DD22 ,  4M104EE18 ,  4M104HH15 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033RR04 ,  5F033SS15 ,  5F033XX21