特許

J-GLOBAL ID：200903065873921986

半導体回路およびその作製方法

発明者： 張 宏勇 ,  高山 徹 ,  山本 睦夫 ,  竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平5-079000
公開番号（公開出願番号）：特開平6-268212
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 結晶性シリコンの活性層を有する薄膜トランジスタとアモルファスシリコンの活性層を有する薄膜トランジスタを有する半導体回路およびそのような回路を作製するための方法を提供する。【構成】 アモルファスシリコン膜に密着して触媒元素を有する物質を形成し、もしくはアモルファスシリコン膜中に触媒元素を導入し、このアモルファスシリコン膜を、通常のアモルファスシリコンの結晶化温度よりも低い温度でアニールすることによって、選択的に結晶化をおこない、結晶化した領域をアクティブマトリクス回路の周辺駆動回路に使用される結晶シリコンTFTに、アモルファスのままの領域を画素回路に使用されるアモルファスシリコンTFTに用いる。

請求項（抜粋）：

基板上に、結晶性シリコン膜の活性領域を有する薄膜トランジスタと、アモルファスシリコン膜の活性領域を有する薄膜トランジスタとを有する半導体回路において、前記結晶性シリコン膜およびアモルファスシリコン膜は同一層内にあり、前記結晶性シリコン膜中には、1017cm-3またはそれ以上の濃度の触媒元素を有し、前記アモルファスシリコン膜での触媒元素の濃度は、1017cm-3未満であることを特徴とする半導体回路。

IPC (4件)：

H01L 29/784 ,  H01L 21/20 ,  H01L 21/265 ,  H01L 21/324

FI (2件)：

H01L 29/78 311 C ,  H01L 21/265 P

引用特許：

出願人引用 (1件)

• 半導体回路およびその作製方法
  公報種別：公開公報   出願番号：特願平5-079000   出願人：株式会社半導体エネルギー研究所