メモリテスタを用いたテストシステムおよびテスト方法

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-336354
公開番号（公開出願番号）：特開2003-139822
出願日： 2001年11月01日
公開日（公表日）： 2003年05月14日
要約：

【要約】【課題】メモリテスタを用いて被試験デバイスのAD変換機能またはDA変換機能の試験が可能なテストシステムおよびテスト方法を実現する。【解決手段】デジタル信号のテストパターンをベクタデータVDに基づいて発生させるALPG2を備えるメモリテスタの構成に、テスタ内蔵の、または、テスタ外部に設けられたDA変換器4を追加して、AD変換機能を有するDUT100aの機能の検証を行えるようにする。つまり、ALPG2で生成したテストパターン中に含まれるアドレス信号を、アドレス指定のために用いるのではなく、AD変換機能を有するDUT100aへのアナログ信号の生成に用いる。制御部1は、DUT100aの生成した出力デジタル信号S4と、ALPG2の生成したテストデジタル信号たるアドレス信号とを比較し、その一致度を調べることにより、DUT100aのAD変換機能を検証する。

請求項（抜粋）：

メモリデバイス内の各アドレスのメモリセルにデータを与える所定のテストパターンを発生させるテストパターン発生部、および、前記テストパターン発生部を制御する制御部を含むメモリテスタと、前記メモリテスタ内蔵の、または、前記メモリテスタの外部に設けられたデジタル→アナログ変換器とを備え、前記制御部には、前記所定のテストパターンを発生させるためのベクタデータが与えられ、前記テストパターン発生部は前記ベクタデータに基づいて前記所定のテストパターンを発生させ、前記所定のテストパターンに含まれるテストデジタル信号が、前記デジタル→アナログ変換器によりテストアナログ信号に変換されて、アナログ→デジタル変換機能を有する被試験デバイスに与えられ、前記制御部は、前記被試験デバイスが前記テストアナログ信号を変換して生成した出力デジタル信号と前記テストデジタル信号とを比較することにより、前記被試験デバイスのアナログ→デジタル変換機能を検証するメモリテスタを用いたテストシステム。

IPC (4件)：

G01R 31/28 , G01R 31/316 , G01R 31/3183 , H03M 1/10

FI (4件)：

H03M 1/10 C , G01R 31/28 H , G01R 31/28 Q , G01R 31/28 C

Fターム (18件)：

2G132AA08 , 2G132AB02 , 2G132AD01 , 2G132AE14 , 2G132AE18 , 2G132AE22 , 2G132AE23 , 2G132AE29 , 2G132AF18 , 2G132AG01 , 2G132AL12 , 5J022AA01 , 5J022AC04 , 5J022AC05 , 5J022BA06 , 5J022CD02 , 5J022CF01 , 5J022CG01

前のページに戻る