特許
J-GLOBAL ID：200903065916857039
プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 正美
公報種別：公開公報
出願番号（国際出願番号）：特願平9-163848
公開番号（公開出願番号）：特開平11-017524
出願日： 1997年06月20日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 再構成可能なプログラマブル論理回路装置に、汎用性の高い再構成を行えるようにする。【解決手段】外部データ記憶装置12に、複数の再構成回路の回路データのそれぞれを、前記再構成回路のレイアウト上の大きさおよび形状を、予め決められた大きさおよび形状に揃えたものとして記憶しておく。回路情報制御手段13により、外部データ記憶装置12から再構成回路の回路データを読み出し、プログラマブル論理回路装置、例えばFPGA11に取り込む。
請求項（抜粋）：
動作中に回路機能を部分的に再構成可能なプログラマブル論理回路装置と、複数の再構成回路の回路データのそれぞれが、前記再構成回路のレイアウト上の大きさおよび形状が予め決められた大きさおよび形状に揃えられて記憶されている外部記憶手段と、前記外部記憶手段から再構成回路の回路データを読み出し、前記プログラマブル論理回路装置に取り込むようにする回路情報制御手段と、を備えることを特徴とするプログラマブル論理回路システム。
IPC (4件)：
H03K 19/177
, H01L 21/82
, H03K 19/173 101
, G06F 17/50
H03K 19/177
, H03K 19/173 101
, H01L 21/82 A
, G06F 15/60 656 A
