特許

J-GLOBAL ID：200903065934521790

遅延調整手段付き半導体集積回路とその遅延調整方式

発明者： 岩西 信房 ,  冨田 泰弘
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-069841
公開番号（公開出願番号）：特開平8-272480
出願日： 1995年03月28日
公開日（公表日）： 1996年10月18日
要約：

【要約】 (修正有)【目的】 データスキュー及びクロックスキューの補正を行なうために遅延を自由に調節する。【構成】 機能ブロックまたは基本論理セルをセル間配線33で接続して構成される半導体集積回路において、機能ブロックまたは基本論理セルの外部とデータの入出力を行なう端子30,31に、抵抗値の調整により遅延調整を行なう遅延調整手段を備え、遅延調整手段は、セル間配線33と、セル間配線とは異なる配線層に配置された遅延調整用配線32と、セル間配線33と遅延調整用配線32が重複する領域と、重複領域内でセル間配線33と遅延調整用配線32を接続するコンタクト34,35により構成される。尚、36は遅延調整前のデータ伝搬経路、37は遅延調整後のコンタクト、38は遅延調整後のデータ伝搬経路、39はコンタクト35の移動量、3aは遅延調整用配線32とセル間配線33の重複領域である。

請求項（抜粋）：

機能ブロックまたは基本論理セルをセル間配線で接続して構成される半導体集積回路において、前記機能ブロックまたは前記基本論理セルの外部とデータの入出力を行なう端子に、抵抗値の調整により遅延調整を行なう遅延調整手段を備え、前記遅延調整手段は、前記セル間配線と、前記セル間配線とは異なる配線層に配置された遅延調整用配線と、前記セル間配線と前記遅延調整用配線が重複する領域と、前記重複領域内で前記セル間配線と前記遅延調整用配線を接続するコンタクトにより構成され、前記コンタクトの位置を前記重複領域内で移動させることにより遅延時間の調整を行なうことを特徴とする半導体集積回路。

IPC (3件)：

G06F 1/10 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

G06F 1/04 330 A ,  H01L 27/04 D ,  H01L 27/04 H