特許
J-GLOBAL ID：200903065940812925
SOI構造の半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-057175
公開番号（公開出願番号）：特開平9-246562
出願日： 1996年03月14日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 ボディコンタクト領域とソース/ドレイン領域との接合耐圧の低下を防止したSOI構造のMOS型半導体装置及びMOS型半導体ゲートアレイを提供すること。【解決手段】 第1の絶縁体層2上に形成されたチャネル領域3、ソース領域4及びドレイン領域5とを有するMOS型半導体素子を含むSOI構造の半導体装置において、第1の絶縁体層2上に形成されたボディコンタクト領域9と、第1の絶縁体層2上に形成されてチャネル領域3とボディコンタクト領域9とを電気的に接続する所定の経路8とを備えており、ボディコンタクト領域9とソース/ドレイン領域との間には第3の絶縁体層10が介在しているSOI構造の半導体装置及び半導体ゲートアレイ。
請求項（抜粋）：
絶縁体層上に形成されたMOS型半導体素子を含むSOI構造の半導体装置であって、前記MOS型半導体素子が、前記絶縁体層上に形成された第1導電型のチャネル領域と、前記チャネル領域を挟むように前記絶縁体層上に形成された2つの第2導電型の半導体領域とを有するSOI構造の半導体装置において、ボディコンタクト領域と、前記チャネル領域と前記ボディコンタクト領域とを電気的に接続する所定の経路とを備えており、前記ボディコンタクト領域と前記半導体領域との間には絶縁層が介在していることを特徴とするSOI構造の半導体装置。
FI (3件)：
H01L 29/78 626 B
, H01L 29/78 616 V
, H01L 29/78 621
