特許

J-GLOBAL ID：200903065957176739

入出力割込制御回路

発明者： 廣岡 順二 ,  井本 博之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317157
公開番号（公開出願番号）：特開平7-175665
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】マルチプロセッサシステムにおける入出力制御装置の入出力割込制御回路に関し、割込ベクタの値をテーブルにより変換することにより割り込み先プロセッサを柔軟に選択できる入出力割込制御回路、または、入出力の起動と終結とを関連させる入出力割り込み制御回路を実現することを目的とする。【構成】入出力制御装置2の入出力割込制御回路において、各プロセッサ1iから書き込むことのできる割込ベクタ変換テーブルTを設け、入出力割込が発生したとき、割り込み元を示す割込ベクタをベクタ読込回路42によって読み込み、割込ベクタ変換テーブルTによって変換し、割込発生回路41はその値によって、割り込み先のプロセッサを選択するように構成する。

請求項（抜粋）：

マルチプロセッサシステムにおけるチャネル制御装置(2)の入出力割込制御回路において、各プロセッサ(1i)から書き込むことのできる割込ベクタ変換テーブル(T)を設け、入出力割込が発生したとき、割り込み元を示す割込ベクタ(v)を読み込み、それを割込ベクタ変換テーブル(T)によって変換した値によって、割り込み先のプロセッサを選択するように構成したことを特徴とする入出力割込制御回路(4)。

IPC (3件)：

G06F 9/46 312 ,  G06F 9/46 360 ,  G06F 13/24 310