ポリ充填トレンチを用いる半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：桑垣衛
公報種別：公表公報
出願番号（国際出願番号）：特願2008-527949
公開番号（公開出願番号）：特表2009-506535
出願日： 2006年08月08日
公開日（公表日）： 2009年02月12日
要約：

半導体装置の構造及び方法が提供される。デバイス(20)は、とりわけ(i)基板電流注入を減らすため、(ii)オン抵抗を減らすため、及び/又は(iii)基板への熱インピーダンスを減らすために、デバイスの表面から本体内に延び、かつ濃密ドープ多結晶半導体により充填されたトレンチ(58)を含む。隔離型LDMOSでは、側方隔離壁(32)(ソースに結合される)と埋め込み層(24)との間の抵抗が低下し、基板注入電流が低減される。横形デバイスのドレイン又は縦形デバイスのコレクタに設けられる場合、ポリ充填トレンチは、ドレイン領域又はコレクタ領域を効果的に大きくするため、オン抵抗を下げる。酸化物隔離層上に形成されるデバイスでは、ポリ充填トレンチにより、望ましくはこの隔離層を貫通し、活性領域から基板への熱伝導が向上する。ポリ充填トレンチは、エッチング及び再充填により形成されると都合が良い。有効な面積の節約も得られる。

請求項（抜粋）：

半導体装置であって、トランジスタを形成すべく動作可能に連結されたソース領域、ドレイン領域及びゲート領域と、前記トランジスタの少なくとも一部の下方に設けられ、前記ソース領域と同じ導電型である埋め込み層と、前記埋め込み層の一部の上方に設けられ、前記ソース、ドレイン及びゲートの領域から分離され、かつ前記ソースと同じ導電型の密閉隔離領域と、前記密閉隔離領域の一部を通って前記埋め込み層から延び、かつ前記ソース領域に電気的に接続されるポリ充填トレンチとを備える半導体装置。

IPC (8件)：

H01L 21/761 , H01L 29/78 , H01L 29/786 , H01L 21/320 , H01L 23/52 , H01L 21/28 , H01L 21/331 , H01L 29/732

FI (8件)：

H01L21/76 J , H01L29/78 301R , H01L29/78 301D , H01L29/78 616T , H01L29/78 301X , H01L21/88 J , H01L21/28 301A , H01L29/72 P

Fターム (66件)：

4M104BB01 , 4M104FF27 , 4M104FF31 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F003AZ03 , 5F003BA27 , 5F003BA96 , 5F003BB08 , 5F003BB09 , 5F003BB90 , 5F003BC05 , 5F003BC08 , 5F003BC90 , 5F003BG03 , 5F003BH06 , 5F003BP11 , 5F003BZ02 , 5F032AA11 , 5F032AB01 , 5F032BB01 , 5F032CA03 , 5F032CA17 , 5F032CA18 , 5F032DA33 , 5F032DA34 , 5F032DA78 , 5F033JJ04 , 5F110AA07 , 5F110AA23 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110DD21 , 5F110GG02 , 5F110GG12 , 5F110GG36 , 5F110HJ06 , 5F110HK09 , 5F110HK14 , 5F110HM02 , 5F110HM12 , 5F110NN62 , 5F140AA02 , 5F140AA17 , 5F140AA30 , 5F140AA34 , 5F140AA39 , 5F140AB07 , 5F140AC21 , 5F140AC36 , 5F140BA01 , 5F140BA16 , 5F140BC12 , 5F140BH18 , 5F140BH30 , 5F140BH41 , 5F140BH45 , 5F140BH47 , 5F140BJ04 , 5F140CB08 , 5F140CE05 , 5F140CE06 , 5F140CE07

前のページに戻る