特許

J-GLOBAL ID：200903066007196810

半導体基板の製造方法

発明者： 松井 正樹 ,  氷見 啓明 ,  黒柳 晃
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-011945
公開番号（公開出願番号）：特開平7-221172
出願日： 1994年02月03日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】 貼り合わせの際の接合性に優れた半導体基板の製造方法を提供することにある。【構成】 単結晶シリコン基板4の主表面における縦型素子形成領域以外の領域に凹部7を形成し、凹部7の底面における横型素子形成領域の周囲に溝部9を形成することにより横型素子形成用凸部15を形成する。横型素子形成用凸部15の表面にシリコン酸化膜10を形成し、単結晶シリコン基板4の主表面に多結晶シリコン膜11を形成する。多結晶シリコン膜11の表面を鏡面研磨して多結晶シリコン膜11のみからなる鏡面を形成する。単結晶シリコン基板の鏡面と、多結晶シリコン膜11の鏡面13とを貼り合わせ、その後に、単結晶シリコン基板4の裏面側から当該基板4を所定量除去して縦型素子形成領域と横型素子形成領域とを区画形成する。

請求項（抜粋）：

第1の半導体基板の主表面における縦型素子形成領域以外の領域に凹部を形成する第1工程と、前記凹部の底面における横型素子形成領域の周囲に溝部を形成することにより横型素子形成用凸部を形成する第2工程と、前記横型素子形成用凸部の表面に絶縁膜を形成する第3工程と、前記第1の半導体基板の主表面に半導体膜を形成する第4工程と、前記半導体膜の表面を鏡面研磨して半導体膜のみからなる鏡面を形成する第5工程と、第2の半導体基板の鏡面と、前記半導体膜の鏡面とを貼り合わせる第6工程と、前記第1の半導体基板の裏面側から当該基板を所定量除去して縦型素子形成領域と横型素子形成領域とを区画形成する第7工程とを備えたことを特徴とする半導体基板の製造方法。

IPC (2件)：

H01L 21/762 ,  H01L 27/12