特許

J-GLOBAL ID：200903066008589271

メモリ装置のプログラム方法

発明者： 洪性仁 ,  崔永準
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 大塚 康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-124728
公開番号（公開出願番号）：特開2000-330876
出願日： 2000年04月25日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】無効ブロックを有する複数のフラッシュメモリにプログラムする際の時間を短縮する。【解決手段】各フラッシュメモリは複数のブロックに分割されたメモリセルアレーを有する。各ブロックは有効なブロックであるか否かを示すブロック状態情報を貯蔵している。このプログラム方法によると、まず、フラッシュメモリの全ての有効ブロックに対して並列プログラムが実行される。次に、無効ブロックを有するフラッシュメモリに対して直列プログラムが実行される。

請求項（抜粋）：

各々が有効なブロックであるか否かを示すブロック状態情報を貯蔵し、メモリセルを有する複数のブロックに分割されたメモリセルアレーを具備した複数個の電気的にプログラム可能なメモリ装置をプログラムする方法において、(a)前記の各メモリ装置から前記ブロック状態情報を読み出してデータ貯蔵ユニットに貯蔵する段階と、(b)前記の各メモリ装置の複数のブロックを前記貯蔵されたブロック状態情報に基づいて第1、第2及び第3貯蔵領域に分割し、前記の各メモリ装置の第2貯蔵領域の一番目の位置を指定する段階と、(c)前記指定された位置にある前記の各メモリ装置の第2貯蔵領域のブロックを選択する段階と、(d)前記選択されたブロックが有効なブロックであるメモリ装置を選択し、選択したメモリ装置の有効な選択されたブロックを同時にプログラムする段階と、(e)前記選択されたブロックが各々の第2貯蔵領域の最後のブロックではない場合に前記の各メモリ装置の次の位置を指定する段階と、(f)前記選択されたブロックが各々の第2貯蔵領域の最後のブロックになるまで、前記段階(c)〜(e)を反復的に実行する段階と、を含むことを特徴とする方法。

引用特許：

審査官引用 (4件)

• 特開昭60-001698
  
• 情報カ-ドの制御方式
  公報種別：公開公報   出願番号：特願平3-325350   出願人：三菱電機株式会社
• 特開平3-245399
  
• 特開平2-246094