特許
J-GLOBAL ID：200903066019498880
論理回路の解析方法および論理回路解析装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平5-246934
公開番号（公開出願番号）：特開平7-105261
出願日： 1993年10月01日
公開日（公表日）： 1995年04月21日
要約：
【要約】 (修正有)【目的】テストパタ-ン作成不要/不能な故障の抽出を効率の良い並列処理で実現する。【構成】ステップ101で、回路データと故障リスト102を入力し、ステップ103で、回路情報種別毎に回路情報抽出処理を複数のプロセスで並列に実行し、回路情報104をメモリに格納する。ステップ105で、回路情報104を利用しながら、回路データの学習操作処理を信号線の部分集合毎に並列に相互に情報を交換しながら実行し、学習操作処理の結果である含意命題・固定値信号線・制御不能信号線106をメモリに格納する。ステップ107で、同様に、回路情報104を利用しながら、固定値信号線・制御不能信号線106より冗長・テスト不能故障を、故障リスト102に含まれる故障の部分集合毎に並列に判定し、判定結果の冗長故障のリストとテスト不能故障のリスト108をメモリに格納する。最後に、ステップ109でメモリに格納された各情報を回路解析の結果として出力する。
請求項（抜粋）：
論理回路の故障を検出するためのテストパタ-ンを、想定した故障毎に生成するのに先立ち、計算機システム上で、論理回路を解析する論理回路の解析方法であって、前記計算機システム上に並列動作可能な複数のプロセスを生成する第1のステップと、論理回路の構成を指定する回路データとテストパタ-ンを生成する故障を指定する故障リストを前記複数のプロセスに取り込む第2のステップと、回路データに含まれる信号線の集合を複数の信号線の部分集合に分割し、分割した信号線毎の部分集合を前記複数のプロセスに、それぞれ割り当てる第3のステップと、前記複数のプロセスが、回路データで指定される論理回路を当該プロセスに割り当てられた信号線の部分集合に関して解析し、特定の論理値に固定される固定値信号線と特定の論理値を設定することができない制御不能信号線を抽出する学習操作処理を、与えられた場合には与えられた固定値信号線もしくは制御不能信号線の情報を用いて並列に実行する第4のステップと、前記複数のプロセスのそれぞれが前記第4のステップで抽出した新たな固定値信号線もしくは制御不能信号線の情報を他のプロセスに与える第5のステップと、前記複数のプロセスのいずれかが、前記第4のステップで新たな固定値信号線もしくは制御不能信号線を抽出した場合に、前記複数のプロセスに前記第4のステップを再度実行させる第6のステップとを有することを特徴とする論理回路の解析方法。
IPC (2件)：
FI (2件)：
G06F 15/60 360 D
, G01R 31/28 F
