特許

J-GLOBAL ID：200903066021149329

クロック発生回路

発明者： 川▲崎▼ 敏雄 ,  相澤 茂身
出願人/特許権者： 富士通株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願平8-233521
公開番号（公開出願番号）：特開平10-079650
出願日： 1996年09月04日
公開日（公表日）： 1998年03月24日
要約：

【要約】【課題】 所望周波数のクロックを発生するためのクロック発生回路に関し、ROMに保持するデータを増やすことなく、所望の周波数のクロックを得られるようにすることを課題とする。【解決手段】 加算手段1が、遅延手段5から出力された前回値(入力値)に第1の所定値を加算して今回値(第1の値)を作成する。また、予め、差算出手段2が、第1の値に第2の所定値を加算して得られた値と、第3の所定値との差を算出して第2の値として出力している。多くの場合は、所定の基準クロックの入力毎に第1の値が増加し、これが、選択手段4および遅延手段5を介してデータ保持手段6へ送られる。ただし、第1の値が次第に増加して第3の所定値を越える場合、選択手段4は第2の値を選択して出力する。第3の所定値は、データ保持手段6のアドレス値の最大値に設定される。

請求項（抜粋）：

所望周波数のクロックを発生するためのクロック発生回路において、入力値に第1の所定値を加算し、得られた値を第1の値として出力する加算手段と、前記第1の値に第2の所定値を加算して得られた値と、第3の所定値との差を算出し、得られた値を第2の値として出力する差算出手段と、前記第1の値を前記第3の所定値と比較する比較手段と、前記比較手段による比較の結果に基づき、前記第1の値または前記第2の値を選択して出力する選択手段と、前記選択手段の出力値を所定時間遅延させた後、前記加算手段へ前記入力値として送る遅延手段と、正弦波または余弦波のデータを保持し、前記遅延手段の出力値をアドレスとして、当該アドレスに対応するデータを出力するデータ保持手段と、前記データ保持手段の出力値をアナログ値に変換するD/A変換手段と、前記D/A変換手段の出力信号の中から所定の周波数の信号を抽出する抽出手段と、前記抽出手段の出力信号を、クロックパルスに変換するパルス変換手段と、を有することを特徴とするクロック発生回路。

IPC (3件)：

H03K 4/02 ,  H03B 28/00 ,  H03K 3/02

FI (4件)：

H03K 4/02 C ,  H03K 4/02 E ,  H03B 28/00 B ,  H03K 3/02 P