特許

J-GLOBAL ID：200903066028182909

開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。

発明者： 梁 容 豪 ,  尹 柱 善 ,  太 勝 奎 ,  羅 衡 敦 ,  朴 眞 ▼爽▲ ,  鄭 基 勳
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2006-145950
公開番号（公開出願番号）：特開2006-338008
出願日： 2006年05月25日
公開日（公表日）： 2006年12月14日
要約：

【課題】保持容量を減少させることなく開口率を向上したアレイ基板及びその製造方法を提供する。【解決手段】アレイ基板は基板、薄膜トランジスタ(TFT)、キャパシタ、画素電極を含む。TFTは基板上に構成されたゲート電極、ゲート電極上部に形成された第1ゲート絶縁膜、第2ゲート絶縁膜、第2ゲート絶縁膜上部に形成された半導体膜、及び半導体膜上部に形成されたデータ電極を含み、キャパシタはゲート電極と同一の層に形成された第1キャパシタ電極、その上部に形成された第1ゲート絶縁膜、その上部に形成され、データ電極と同じ物質から形成された第2キャパシタ電極を含む。TFTのゲート絶縁膜には第1ゲート絶縁膜及び第2ゲート絶縁膜の2重構造を用いることでTFTの特性を確保することができ、キャパシタの誘電膜として第1ゲート絶縁膜を用いることでキャパシタ充電容量を低下させることなく開口率を向上させ画像の表示品質を向上させる。【選択図】図3

請求項（抜粋）：

基板と、 前記基板上に形成されたゲート電極、前記ゲート電極上部に形成された第1ゲート絶縁膜、前記第1ゲート絶縁膜上に形成された第2ゲート絶縁膜、前記第2ゲート絶縁膜上部に形成された半導体膜、及び前記半導体膜上部に形成されたデータ電極で構成される薄膜トランジスタと、 前記データ電極と電気的に接続された画素電極と、 前記ゲート電極と離隔され前記ゲート電極と同一の層に形成された第1キャパシタ電極、及び前記第1ゲート絶縁膜上部に形成され前記データ電極と離隔され前記データ電極と同一物質から形成された第2キャパシタ電極からなるキャパシタと、 を含むことを特徴とするアレイ基板。

IPC (3件)：

G02F 1/136 ,  H01L 29/786 ,  G02F 1/134

FI (4件)：

G02F1/1368 ,  H01L29/78 617U ,  H01L29/78 617T ,  G02F1/1343

Fターム (33件)：

2H092HA04 ,  2H092JA26 ,  2H092JA36 ,  2H092JA47 ,  2H092JB69 ,  2H092KA04 ,  2H092KA05 ,  2H092KA12 ,  2H092KA19 ,  2H092KA22 ,  2H092KB05 ,  2H092KB14 ,  2H092MA13 ,  2H092MA37 ,  2H092NA07 ,  2H092PA08 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE43 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110HK09 ,  5F110HK16 ,  5F110NN72 ,  5F110NN73