特許

J-GLOBAL ID：200903066046654249

半導体素子および半導体素子の製造方法

発明者： 澤村 健司 ,  鈴木 和哉 ,  長友 良樹
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 遠山 勉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-264699
公開番号（公開出願番号）：特開平10-112543
出願日： 1996年10月04日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】 短ATAが実現可能な半導体素子の製造方法を提供する。【解決手段】 Si基板表面に、PSG/BSG/PSGを積層(S101〜S103)し、素子領域とする部分のPSG/BSG/PSGを除去することによって、ホールを形成する(S104)。次いで、ホール内面にSi層を形成(ステップS106)し、そのSi層中に、PSG/BSG/PSG内に含まれるP、Bを拡散させる(ステップS108)ことによって、半導体素子(N-MOS)を製造する。

請求項（抜粋）：

その表面に導電性層を有する基板上に、第1種不純物に分類される不純物を含む第1絶縁体層と、第2種不純物に分類される不純物を含む第2絶縁体層と、前記第1種不純物に分類される不純物を含む第3絶縁体層とを積層する積層工程と、この積層工程によって積層された第1ないし第3絶縁体層を貫いて前記基板の表面に達するホールを形成するホール形成工程と、このホール形成工程によって形成されたホールの内面に、前記第1種不純物に分類される不純物および前記第2種不純物に分類される不純物がそれぞれ含まれたときに、異種のキャリアによる電気伝導性を示す半導体となる材料からなる被拡散層を形成する被拡散層形成工程と、熱処理を行うことにより、前記披拡散層形成工程で形成された被拡散層中に、前記第1ないし第3絶縁体層にそれぞれ含まれる不純物を拡散させる熱処理工程と、この熱処理工程によって不純物が拡散された前記被拡散層をその内面に有する前記ホール内に、ゲート電極を形成するゲート電極形成工程とを具備することを特徴とする半導体素子の製造方法。

IPC (5件)：

H01L 29/78 ,  H01L 21/225 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/336

FI (5件)：

H01L 29/78 653 B ,  H01L 21/225 Q ,  H01L 27/08 321 G ,  H01L 29/78 656 A ,  H01L 29/78 658 A