特許

J-GLOBAL ID：200903066084459611

電圧発生回路

発明者： 相本 代志治 ,  竹島 俊夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-258998
公開番号（公開出願番号）：特開平5-103463
出願日： 1991年10月07日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】外部から供給される電圧を昇圧する電圧発生回路において、出力電圧が一定以上にならないようにする。特に、電圧発生回路の出力電圧をゲートに受けるトランスファゲートのMOSトランジスタを持つスイッチング回路に対して、出力電圧が、供給電圧と、トランスファゲートのMOSトランジスタのしきい値電圧との和より高くならないようにする。【構成】昇圧回路5に外部からの電源を供給する電圧供給ライン3と、昇圧回路5の出力端子4との間に、ゲートとドレインとが電圧供給ライン3に接続され、ソースが出力端子4に接続されたMOSトランジスタN7 と、ゲートとソースとが出力端子4に接続されドレインが電圧供給ライン3に接続されたNMOSトランジスタN8 を接続する。

請求項（抜粋）：

電圧供給ラインを介して外部から供給された電圧を昇圧して出力端子に出力する昇圧回路と、ゲートとドレインとが前記電圧供給ラインに接続されソースが前記出力端子に接続された第1のMOS電界効果トランジスタと、ゲートとソースとが前記出力端子に接続されドレインが前記電圧供給ラインに接続された第2のMOS電界効果トランジスタとを有することを特徴とする電圧発生回路。

IPC (3件)：

H02M 3/155 ,  H01L 27/04 ,  H01L 27/06