半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願平7-171876
公開番号（公開出願番号）：特開平9-023007
出願日： 1995年07月07日
公開日（公表日）： 1997年01月21日
要約：

【要約】【課題】従来のトランジスタのソース・ドレイン領域上に形成したいわゆる積み上げ拡散層は、その表面を平坦化するとソース・ドレイン領域間で短絡が生じ、その短絡を防ぐ構造にするとその表面の平坦化ができなかった。【解決手段】半導体基体11に形成した素子分離絶縁膜14により分離される第1,第2領域12,13 のゲート電極23が素子分離絶縁膜14上を通って形成され、第1,第2領域12,13 の第1,第2ソース・ドレイン領域31,32,41,42 上にいわゆる積み上げ拡散層となる第1,第2導電層33,34,43,44 が形成されている半導体装置1 であって、ゲート電極23が形成される素子分離絶縁膜14の領域14A は半導体基体11の表面とほぼ同一平面上に形成され、かつ素子分離絶縁膜14の最上面とゲート電極23と第1,第2導電層33,34,43,44 の各表面はほぼ同一高さに形成されているものである。

請求項（抜粋）：

素子を形成するための第1領域と第2領域とを素子分離絶縁膜で分離した半導体基体と、前記第1領域上と前記第2領域上とにゲート絶縁膜を介してかつ前記素子分離絶縁膜上を通して形成したゲート電極と、前記ゲート電極の両側における第1領域の半導体基体に形成した第1ソース・ドレイン領域と、前記ゲート電極の両側における第2領域の半導体基体に形成した第2ソース・ドレイン領域と、前記各第1ソース・ドレイン領域に接続したもので前記ゲート電極の両側に第1絶縁膜を介して形成した第1導電層と、前記各第2ソース・ドレイン領域に接続したもので前記ゲート電極の両側に第2絶縁膜を介して形成した第2導電層とを備えた半導体装置において、前記ゲート電極が形成される部分の前記素子分離絶縁膜の表面と前記半導体基体の表面とはほぼ同一の高さに形成され、かつ前記素子分離絶縁膜と前記ゲート電極と前記第1導電層と前記第2導電層との各表面はほぼ同一の高さに形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 , H01L 21/76 , H01L 21/3205

FI (4件)：

H01L 29/78 301 G , H01L 21/76 M , H01L 21/88 K , H01L 29/78 301 R

前のページに戻る